GaN-Leistungshalbleiter CMOS-kompatible 200-mm-Plattform in GaN

Bei den Leistungshalbleitern kommen die ersten GaN-Transistoren auf den Markt. Wie SiC ist auch GaN ist ein teures Material, es lässt sich aber gut in dünnen Schichten auf preisgünstigem Silizium aufwachsen.

Anbieter zum Thema

FAULHABER Antriebssysteme

Heitec AG

ROHM Semiconductor GmbH

Das Gebiet der Leistungselektronik wird derzeit mehr oder weniger von Silizium-basierten Bausteinen dominiert. Doch die Industrie hat inzwischen die Grenzen dessen erreicht, was mit Silizium in Bezug auf die Effizienz und Betriebsfrequenz machbar ist. Weitere Verbesserungen der Silizium-basierten Schaltungen bedingen recht komplexe 3D-Architekturen.

Deshalb suchen Forschungsinstitute und die Industrie intensiv alternative Materialien mit besseren Eigenschaften, wie Siliziumkarbid (SiC) oder Galliumnitrid (GaN). SiC ist allerdings nur in Form von teuren Wafern mit kleinem Durchmesser erhältlich. Auch GaN ist ein teures Material, es lässt sich jedoch gut in dünnen Schichten auf preisgünstigen Siliziumsubstraten aufwachsen. Zusätzlicher Vorteil ist, dass sich diese Wafer in bestehenden, hochproduktiven CMOS-Fabs verarbeiten lassen.

Bildergalerie

200-mm-Wafer sind optimal – wenn man sie herstellen kann

Die aktuellen Herausforderungen bestehen in der Herstellung geeigneter großflächiger Substrate, der Entwicklung eines CMOS-kompatiblen Fertigungsflusses und im Entwurf von Bausteinen mit überlegenen Eigenschaften. Doch der Ausblick ist positiv, und der wachsende Bedarf an solchen Bausteinen markiert eine viel versprechende Investment-Kategorie.

Derzeit geschieht der Großteil der GaN-Entwicklung und Fertigung noch auf 150-mm- oder sogar 100-mm-Wafern. Doch der Gesichtspunkt der Kosteneffizienz zwingt dazu, auch größere Waferdurchmesser ins Auge zu fassen. An erster Stelle stehen dabei 200-mm-Wafer (8 Zoll). Eine Fertigungsplattform auf der Basis von 200-mm-Wafern ist weitaus fortschrittlicher als das bestehende 150-mm- oder 200-mm-Equipment. Die Technik der 200-mm-Wafer ist derzeit so gut unterstützt, dass sogar innovative Entwicklungen auf 300-mm-Basis in vielen Fällen für die Fertigung auf 200-mm-Waferlinien zurückgestuft werden. Die Fertigung auf 200-mm-Wafern bietet höhere Produktivität und bessere Prozesskontrolle, und somit höhere Ausbeuten als mit kleineren Waferdurchmessern.

IMEC ist eines der Forschungszentren, das von Anfang an in die Entwicklung der GaN-Technologie eingebunden war. IMEC gilt als eines der führenden europäischen R&D-Zentren der Mikroelektronik und hat aktiv an der Entwicklung der heute existierenden CMOS-Technologie partizipiert. Das Institut verfügt über entsprechende Reinräume und modernste Tools für die unterschiedlichen Waferformate. Deshalb ist die Migration von GaN von kleineren Wafern auf die 200-mm-Technoloigie für IMEC ein natürlicher Entwicklungsschritt, für den die Expertise und die Tools verfügbar sind.

Parallel zu IMECs Arbeit an Bausteinen auf 150-mm-Wafern werden auch die notwendigen Epitaxie-Prozesse auf 200-mm-Wafern weiter vorangetrieben, einschließlich der Perfektionierung der Puffer- und Funktionsschichten. Die eigentlichen Herausforderungen bestehen in der Erzeugung hoch qualitativer uniformer Layer und im Ausgleich der mechanischen Spannungen, die während des epitaxialen Aufwachsens entstehen, sowie in der Beherrschung der Waferdurchbiegung. Das Ergebnis muss ein Wafer sein, der extrem uniforme Funktionsschichten aufweist, der innerhalb der Spezifikationen der erlaubten Waferkrümmung liegt, und der die Verarbeitung in bestehenden Silizium-Fabs zulässt.

Die auftretenden mechanischen Spannungen entstehen infolge der großen Gitter-Fehlanpassung zwischen den III-N-Schichten (GaN und Al-GaN) und dem Siliziumsubstrat. Dies macht es erforderlich, sorgfältig gewählte Pufferschichten zwischen dem Substrat und der Funktionsschicht einzufügen. Damit lässt sich die Waferdurchbiegung auf weniger als ±50 µm reduzieren.

(ID:39138360)