Programmierbare Takt-ICs für Embedded-Multiprozessor-Designs

Anbieter zum Thema

Heitec AG

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

DMB Technics AG

Ein Anwendungsbeispiel zur Demonstration der Vorteile

Designs, die den SMPTE-424-Standard unterstützen müssen, sind ein gutes Beispiel für den Einsatz programmierbarer Takt-ICs mit mehreren Ausgängen. Dieser Standard (auch 3G-SDI genannt) weist sehr strenge Augen-Jitter-Spezifikationen für die 3-GBit/s-SerDes-Funktion (Serializer/Deserializer) auf, um die gewünschte Bitfehlerrate (BER; Bit Error Rate) zu erzielen. Die wesentlichen Merkmale von SMPTE 424 bzw. 3G-SDI sind:

• Timing-Jitter-Spezifikation 2.0 UI max., Spitze-Spitze, von 10 Hz bis 100 kHz

• Anpassungs-Jitter-Spezifikation 0.3 UI max., Spitze-Spitze, von 100 kHz bis 297 MHz; empfohlen: 0.2 UI

Ein Einheitsintervall (UI; Unit Interval) ist die Zeit zwischen zwei aufeinanderfolgenden Signalübergängen und dem Kehrwert der Taktfrequenz.

Die technischen Anforderungen erhöhen sich weiter, da bei der Videosignalübertragung sowohl NTSC- als auch PAL-HDTV-Standards zu unterstützen sind. Damit müssen gleichzeitig 148,5-MHz- und 148,5/(1,001)-MHz-Referenztakte zur Verfügung stehen. Der Trend, Video auch über Video-Over-IP zu übertragen bedeutet, dass das Design auch 10G Ethernet PHYs (10 Gigabit Ethernet Physical Layer) unterstützen muss. Damit ist zusätzlicher Referenztakt von 156,25 MHz erforderlich.

Durch ihre integrierten hochleistungsfähigen GTX/GTH/GTP-Transceiver werden die FPGAs der Xilinx-7-Serie oft für diese SMPTE-konformen Designs ausgewählt. Um die Augen-Jitter-Spezifikation nach SMPTE 424 zu erfüllen, spezifiziert Xilinx ein sehr enges dBc/Hz-Phasenrauschen für den Referenztakt, der diese SerDes-Funktionen steuert. Werden die gleichen Xilinx 7 Series GTX/GTH/GTP-Transceiver auch für 10-GBit/s-SerDes verwendet, spielen die strengen Anforderungen an das dBc/Hz-Phasenrauschen ebenfalls eine Rolle. Diese nicht-ganzzahligen Taktfrequenzen (148,5; 148,351648; 156,25 MHz) stellen zusammen mit den strengen Phasenrauschanforderungen für jeden Takt eine große Herausforderung dar, wenn eine integrierte Taktlösung bereitgestellt werden soll.

Zum Glück gibt es einen Baustein, der alle diese Takte synthetisieren kann: die Highend-PLLs der Universal Frequency Translator (UFT) Serie von IDT. Sie können als Synthesizer eingesetzt werden und benötigen als Eingangsreferenz nur einen einfachen, parallel-resonanten Quarz mit Grundfunktion. Die UFT-Serie unterstützt eine oder zwei verschiedene (über Anschlüsse wählbare) Konfigurationen pro PLL. Diese können vorab in den nicht-flüchtigen OTP-Speicher geladen werden, um einen automatischen Betrieb direkt nach dem Einschalten zu gewährleisten. Alternativ lässt sich über eine serielle I2C-Schnittstelle die gewünschte Frequenzübersetzungskonfiguration einstellen.

Im SMPTE-424-Design kann IDTs 8T49N241 als Synthesizer mit vier Ausgängen eingesetzt werden. Dies spart Platz auf der Leiterplatte und sorgt für ein weniger komplexes Design. Die Takt-ICs dieser Serie erfüllen die für Xilinx' 7-Serie erforderlichen Referenztaktbedingungen in dieser komplizierten Anwendung.

Bild 2 zeigt ein Phasenrauschdiagramm für einen 156,25-MHz-Ausgangstakt, der über einen UFT-Takt-IC von IDT erzeugt wird. Das Phasenrauschen liegt weit unter der Phasenrauschmaske, die in Xilinx' Anwendungshinweis (Action Note) AR# 44549 festgelegt ist.

(ID:43952868)