Mobile-Menu

Advanced-Packaging-Technologie Panel-Level-Packaging bei TSMC: Erste CoPoS-Pilotlinie 2026, Massenfertigung ab 2029

Von Susanne Braun 2 min Lesedauer

Anbieter zum Thema

TSMC Europe B.V.
FAULHABER Antriebssysteme
E.E.P.D. Electronic Equipment Produktion & Distribution GmbH
DMB Technics AG

Bereits seit geraumer Zeit ist bekannt, dass sich Auftragsfertiger TSMC mit der Idee anfreundet, auch rechteckige Substrate einzusetzen. Die Panel-Level-Packaging-Entwicklung ist wohl so weit vorangeschritten, dass 2026 die erste Pilotlinie steht, 2029 die Massenfertigung.

TSMC möchte künftig neben runden Substraten auch rechteckige verwenden, um den zunehmenden Größen der KI-Chips mit Effizienz gerecht zu werden.(Bild: TSMC)
TSMC möchte künftig neben runden Substraten auch rechteckige verwenden, um den zunehmenden Größen der KI-Chips mit Effizienz gerecht zu werden.
(Bild: TSMC)

Der weltgrößte Auftragsfertiger TSMC treibt die Entwicklung seiner Panel-Level-Packaging-Technologie CoPoS (Chip-on-Panel-on-Substrate) weiter voran, wie mehrere Quellen berichten (via Trendforce). Die asiatischen Medien MoneyDJ und Economic Daily News vermeldeten in jüngster Vergangenheit, dass bei TSMC bereits im Jahr 2026 eine erste Pilotlinie anlaufen soll. Die Massenproduktion ist demnach für 2029 geplant.

Der Schritt ist eine Reaktion auf die wachsenden Anforderungen im Bereich KI-Beschleuniger; allen voran auf die Anforderungen von Großkunden wie Nvidia, die laut MoneyDJ als erster Abnehmer für CoPoS gelten.

Panel-Level Packaging

CoPoS ist eine Weiterentwicklung der bestehenden Packaging-Technologien CoWoS-L (für Nvidia und AMD) und CoWoS-R (für Broadcom), die von TSMC entworfen wurden. CoPoS setzt dabei erstmals auf rechteckige statt runde Substrate. Die Panels sollen bei einer Größe von 310 × 310 Millimetern mehr nutzbare Fläche pro Einheit bieten und dadurch die Ausbeute erhöhen sowie die Kosten senken. Das stellt in den Augen der Verantwortlichen angesichts immer größerer Chip-Gehäuse im KI-Bereich einen entscheidenden Vorteil dar.

Die Herstellung und Handhabung von rechteckigen Panels erfordern eine hohe Präzision, insbesondere bei der Platzierung und Verbindung der Chips. Der Nachteil von runden Wafern ist allerdings, dass am Rand viel Ausschuss entsteht und die Form kein effizientes Platzieren der Gehäuse erlaubt. Denn KI-Chips werden immer größer. Bereits im vergangenen Jahr, als sich die CoPoS-Entwicklung bei TSMC noch in den Kinderschuhen befand, habe man damit gerechnet, dass sich nur noch 16 B200-Chipsets auf einem runden 12-Zoll-Siliziumwafer platzieren ließen – im Vergleich zu 29 H100- oder H200-Chipsets von Nvidia. Im Sommer 2024 hieß es aus unbestätigten Quellen, dass TSMC mit rechteckigen Wafern der Größe 510 × 515 Millimetern experimentiert habe. Die aktuellen Berichte deuten darauf hin, dass sich ein kompakteres Format von 310 × 310 mm durchgesetzt hat.

Umrüstung wird notwendig

Laut den Berichten wird der AP7-Campus in Chiayi (Taiwan) zur zentralen Drehscheibe für die neue Technologie. In acht Bauphasen strukturiert, soll Phase 4 erstmals großflächige CoPoS-Fertigung ermöglichen. Die vorherigen Bauabschnitte sind laut MoneyDJ u. a. für Apple (WMCM-Module) sowie für die Skalierung von SoIC-Prozessen reserviert. Die bisherige CoWoS-Fertigung bleibt hingegen am AP8-Standort.

Mit CoPoS reagiert TSMC nicht nur auf die technologischen Anforderungen wachsender KI-Chips, sondern auch auf wirtschaftlichen Druck: Klassische Wafer stoßen bei Gehäusegrößen wie Nvidias B200 an Kapazitätsgrenzen. Rechteckige Panels könnten helfen, diesen Flaschenhals zu entschärfen, sofern es gelingt, die Fertigung, Materialien und Equipment entsprechend umzurüsten. (sb)

(ID:50454865)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung

Weiterführende Inhalte