DRAM-NAND-Lückenfüller OTS: Neuartige nichtflüchtige Speichertechnik

Anbieter zum Thema

MES Electronic Connect GmbH & Co. KG

RECOM Power GmbH

Shanghai Yongming Electronic Co., Ltd.

Ovonic Threshold Switching: Eher zufällig haben Imec-Forschende eine neuartige Speichertechnik entdeckt. Diese lässt sich leicht integrieren, gut skalieren und liegt mit ihrer Performance zwischen DRAM und NAND. Sie könnte den Weg ebnen für einen neuen „Compute Express Link“-Speicher.

Schon seit Jahrzehnten ist die Halbleiterindustrie auf der Suche nach alternativen Speichertechnologien, um die Lücke zwischen DRAM (dem Hauptspeicher des Computersystems) und NAND-Flash (dem Systemdatenträger) in klassischen High-Performance-Computing-Systemarchitekturen zu schließen. Ein solcher alternativer Speicher – in der Vergangenheit als „Storage Class Memory“ bezeichnet – sollte DRAM an Dichte und Kosten überbieten und dabei viel schneller sein als NAND-Flash. Die Forderung nach solchen Speichern wurde gerade in letzter Zeit durch die Zunahme datenintensiver Anwendungen wie (generative) KI angeheizt, die einen schnellen Zugriff auf große Datenmengen erfordern.

Das 1-PCM/1-OTS-System: eine Zwischenlösung

Etwa 2015 kam die Antwort in Form einer neuen Art nichtflüchtiger Speichertechnologie namens 3D-XPoint, bei der Phasenwechsel-Speicherzellen (PCM) an den „Kreuzungspunkten“ von Wort- und Bitleitungen angeordnet sind. Die Technik wurde von Intel in Kooperation mit Micron entwickelt. PCM-Speicherzellen bestehen aus Chalkogenid-'Phasenwechsel'-Materialien (wie Germanium-Antimon-Tellurid (GeSbTe)), die zwischen zwei Elektroden eingebettet sind. Das Material kann schnell und reversibel zwischen einer hochleitenden kristallinen Phase und einer niedrigleitenden amorphen Phase wechseln – und dieser Widerstandswechsel wird zum Speichern von Informationen genutzt.

Bildergalerie

Bildergalerie mit 7 Bildern

Jede PCM-Speicherzelle ist mit einem Selektor in Reihe geschaltet, der benötigt wird, um die Speicherzelle im Array für Programm- und Lesevorgänge zu adressieren/auszuwählen und um Wechselwirkungen mit benachbarten Zellen zu vermeiden. Während frühere PCM-Versionen einen Transistor als Selektor-Bauelement verwendeten, wählten die Hersteller von 3D-XPoint-Speichern einen anderen Ansatz: Sie verwendeten so genannte „Ovonic Threshold Switching“-(OTS-)Bauelemente, die aus der gleichen Materialklasse (d.h. Chalkogenide) bestehen wie die PCM-Bit-Zelle selbst.

Während die erste Generation der PCM-Speicher auf der NAND-Seite der DRAM-NAND-Lücke eingeführt wurde, wurde eine spätere Generation auf die DRAM-Seite verschoben. Erleichtert wurde dieser Schritt durch die gleichzeitige Einführung der DDR-Speicherschnittstelle (Double Data Rate), die eine dringend benötigte Steigerung der Übertragungsgeschwindigkeit und -bandbreite zwischen dem PCM-Speicher und dem Speicher-Controller ermöglichte.

3D XPoint konnte sich nicht durchsetzen, hinterließ aber Spuren

Trotz der Leistungsverbesserung kämpfte die Technologie damit, die erforderliche Geschwindigkeit, Leistung und Zuverlässigkeit zu erreichen und ihren Platz auf dem Speichermarkt zu behaupten. Das Energieproblem ergibt sich hauptsächlich aus dem hohen Strom, der zum Schalten der PCM-Bitzelle benötigt wird. Aber es gab auch Einschränkungen in Bezug auf Größe und Kosten. Einer der größten Engpässe lag in der Architektur des Geräts selbst, d.h. in der 'seriellen' Kombination aus der Bit-Zelle und dem OTS-Selektor.

Bei oberflächlicher Betrachtung übertrifft 1-PCM/1-OTS-Speicher DRAM in Bezug auf Kosten und Fläche. Ein Grund dafür ist die Möglichkeit, das Speicherarray über die Peripherieschaltung zu stapeln. Diese Vorteile würden jedoch schwinden, wenn man die Dichte durch Skalierung der Bitzelle und Stapelung mehrerer Kreuzpunktschichten weiter erhöhen würde. Das Vorhandensein des zusätzlichen Selektor-Bauelements in Reihe mit der PCM-Bitzelle würde zu Strukturen mit hohem Aspekt-Ratio (Verhältnis zwischen Höhe und Breite der integrierten Elemente) führen und teure Lithographie- und Strukturierungsschritte in jeder der gestapelten 2D-Planarschichten nach sich ziehen. Ganz zu schweigen von der zunehmenden Komplexität, wenn echte 3D-Bauteile angestrebt werden, bei denen PCM- und OTS-Materialien durch konforme Abscheidung an einer vertikalen ‚Wand‘ aufgebracht werden – ähnlich wie bei 3D-NAND.

Letztlich war 3D XPoint nur zwischen 2017 und 2022 als kommerzielles Produkt unter dem Markennamen Intel Optane erhältlich [1]. Micron war bereits 2018 offiziell aus dem 3D-XPoint-Joint-Venture mit Intel ausgestiegen und hatte 2021 seine Fabrik in Lehi/Utah, in der die PCM-Chips hergestellt wurden, an Texas Instruments verkauft. Doch die Technologie hat Spuren hinterlassen.

Der OTS-Selektor: Rolle und Funktionsweise in einem Cross-Point-Array

Wenn resistive Speichertypen wie PCM in einem Cross-Point-Array angeordnet sind, findet das Lesen und Schreiben der Speicherzellen idealerweise nur in der ausgewählten Zelle statt, so dass der Rest der Zellen nicht betroffen ist. In der Realität fließen jedoch während des Speicherbetriebs Kriechströme durch die nicht ausgewählten Zellen, was die Selektivität beeinträchtigt und zu einem falschen Abruf von Informationen führt. Selektoren – in der Regel Transistoren oder Dioden – sind daher mit jedem resistiven Speicherelement in Reihe geschaltet. Ihre Aufgabe ist es, die Speicherzelle zum Programmieren/Lesen zu adressieren (bzw. auszuwählen) und unerwünschte Kriechströme zu unterdrücken.

Ovonic Threshold Switching (OTS) Bausteine können eine gute Alternative zu transistorbasierten Selektoren sein. OTS-Bauelemente sind nach Stanford Ovshinsky benannt, der in den späten 1960er Jahren reversible elektrische Schaltphänomene in verschiedenen amorphen Chalkogenidmaterialien entdeckte. Etwa 50 Jahre später führte das Interesse an diesen Materialien zur Entwicklung des OTS-Selektors – ein OTS-Material, das zwischen zwei Metallelektroden eingebettet ist.

Wenn die angelegte Spannung eine bestimmte Schwellenspannung (Vth) überschreitet, fällt der Widerstand des OTS-Materials schnell ab, so dass ein hoher Strom fließen kann. Dieser Strom (Ion) wird zum Programmieren und Lesen der in Reihe geschalteten Speicherzelle verwendet. Die anderen Bausteine im Array sind so vorgespannt, dass die Spannung nur die Hälfte der Schwellenspannung beträgt. Bei dieser Spannung ist der (Leck-)Strom (Ioff) extrem niedrig (aufgrund des OTS-Verhaltens), und dies verhindert die unerwünschte Programmierung benachbarter Zellen.

OTS-Selektoren haben im Vergleich zu transistorbasierten Lösungen mehrere Vorteile. Im Gegensatz zu Transistoren, bei denen es sich um dreipolige Bausteine handelt, sind OTS-Bausteine zweipolig. Das spart erheblich Fläche und ermöglicht eine höhere Dichte. Die Herstellung eines OTS-Bausteins ist auch weniger kostspielig. Darüber hinaus weisen OTS-Materialien eine hohe Nichtlinearität auf, die durch den niedrigen Aus-Strom bei halber Schwellenspannung ermöglicht wird, was zu einer hohen Selektivität führt. Ferner besitzen sie einen großen Treiberstrom (Ion), können bei hohen Geschwindigkeiten betrieben werden und haben eine ausreichend hohe Ausdauer. Und sie ermöglichen eine 3D-kompatible Lösung, indem sie planare 2D-Arrays stapeln oder echte 3D-Lösungen ermöglichen.

Die Leistung und Skalierbarkeit von OTS-Selektoren hat sich im Laufe der Jahre stark verbessert, vor allem dank der vergangenen Bemühungen, aufeinanderfolgende Generationen der 1-PCM/1-OTS-basierten Optane-Speicher zu ermöglichen. Im Jahr 2015 begann Imec mit der Untersuchung und Entwicklung verbesserter Versionen des OTS-Selektors. Zum Beispiel durch das Verbessern des Materialstapels für mehr Leistung und (thermische) Stabilität, die Entwicklung neuer Prozessabläufe, die Erforschung von 3D-Integrationswegen und die Untersuchung der zugrunde liegenden Physik [2].

Beobachtung eines Memory-Effekts bei OTS-Bausteinen

Bei dem Versuch, den Schaltmechanismus in OTS-Selektoren zu identifizieren, beobachteten Forscher am Imec ein interessantes Phänomen. Beim Anlegen eines Spannungspulses einer bestimmten Polarität (also entweder eines positiven oder eines negativen Spannungspulses) beobachteten sie, dass sich die Schwellenspannung des OTS-Bauelements merklich veränderte, wenn der vorherige Puls die entgegengesetzte Polarität hatte. Mit anderen Worten, die Schwellenspannung schien sich an die Polarität des vorherigen Pulses zu 'erinnern', selbst nach mehreren Stunden. Diese Entdeckung öffnete die Türen für die Entwicklung von „reinen OTS-Speichern“, die diese polaritätsbedingte Verschiebung der Schwellenspannung zum Speichern und Lesen von Informationen nutzen. Das Schöne an diesem Konzept? Dieses einzelne Element kann als Speicher und Selektor in Kreuzpunkt-Architekturen fungieren.

Diese neue Speichertechnologie kann möglicherweise einige der Einschränkungen von 1-PCM/1-OTS-Speichern überwinden. Da nur ein Materialsystem für Selektor und Speicher verwendet wird, lassen sich diese Bausteine viel einfacher herstellen und integrieren, was sich positiv auf Kosten und Dichte auswirkt – gerade bei 3D-Konfigurationen. Darüber hinaus verspricht der Strom, der zum Beschreiben des Bausteins benötigt wird, viel niedriger zu sein als der Strom, der zum Schalten von PCM-Zellen benötigt wird, was zu einer energieeffizienteren Speichertechnologie führt.

Imec berichtete 2021 als erster öffentlich über diesen Speichereffekt in SiGeAsTe-basierten OTS-Bausteinen [3]. Nach intensiveren Arbeiten führte ein alternatives, Se-basiertes Materialsystem zu einem praktisch nutzbaren Speicherfenster von 1V, definiert durch die Verschiebung der Schwellenspannung [4]. Inzwischen haben auch andere Forschergruppen begonnen, über einen ähnlichen Effekt zu berichten, wobei eine Vielzahl von Namen zur Beschreibung des Speichers verwendet wird: OTS-only-Speicher, selbstselektierender Speicher, selbstrektifizierender Speicher oder selektorloser Speicher [5,6,7]. Dies führte auch zu einer erhöhten Anzahl von Beiträgen auf der jüngsten IEDM-Konferenz 2023, was das wachsende Interesse der Halbleitergemeinde an dieser vielversprechenden OTS-only-Speichertechnologie verdeutlicht.

Anpassen der reinen OTS-Speichertechnologie an die CXL-Speicher

Vor einigen Jahren wurde die Einführung von Speichertechnologien auf der DRAM-Seite der DRAM-NAND-Lücke durch die Einführung des Compute Express Link (CXL) Interconnect weiter unterstützt. Diese offene Industriestandardverbindung bietet niedrige Latenzen und hohe Bandbreiten zwischen Speicher und Prozessor in Hochleistungscomputeranwendungen. Sie brachte auch einen neuen Namen für die Klasse der Speicher in der DRAM-NAND-Lücke mit sich: CXL-Speicher.

Während der OTS-Baustein für Selektoranwendungen optimiert worden war, wurden neue Anforderungen an die Technologie gestellt, um als CXL-Speicher geeignet zu sein. Die Herausforderung besteht darin, den optimalen Kompromiss zwischen Haltbarkeit, Speicherung und Leistungsaufnahme zu finden. Bei Anwendungen vom Typ CXL sind die Leistungsaufnahme (hauptsächlich bestimmt durch den Strom, der zum Schalten des Speicherelements benötigt wird) und die Haltbarkeit (mindestens 1012 Schreib-/Lesezyklen vor dem Ausfall) die kritischsten Parameter, während bei der Retention ein gewisser Kompromiss zulässig ist.

Die Retentionszeit bestimmt, wie lange der Speicher in einem genau definierten Zustand bleiben kann, ohne dass er aufgefrischt werden muss. Für Anwendungen vom Typ CXL ist eine Speicherdauer von einigen Stunden oder Tagen ausreichend. Das bedeutet, dass die gespeicherten Informationen in regelmäßigen Abständen aufgefrischt werden müssen, aber weniger häufig als bei 'undichten' DRAM-Bausteinen.

Die fortschrittlichen reinen OTS-Speicherbausteine von Imec bestehen aus einem SiGeAsSe-OTS-Materialsystem, das zwischen einer unteren und einer oberen Elektrode auf Kohlenstoffbasis eingebettet ist. Die Bausteine, die auf einem 300mm-Wafer produziert werden, sind skalierbar und lassen sich leicht fertigen und integrieren. Sie weisen eine Ausdauer von >108 Zyklen, einen schnellen Lese-/Schreibbetrieb mit geringer Latenz (Lese- und Schreibimpulse liegen bei nur 10 ns) und einen ultraniedrigen Schreibstrom <15 µA (d.h. < 0,6 MA/cm²) auf.

Letzteres entspricht einer ca. 10-fachen Energiereduzierung im Vergleich zu einem typischen PCM-Baustein. Mit einer halben Vorspannungs-Nichtlinearität NL1/2 ~104 ist eine gute Selektivität gegeben, auch bei Betrieb im Speichermodus. Die durch die Polarität hervorgerufene Spannungsverschiebung bleibt im Zeitverlauf bestehen, so dass eine angemessene Retentionszeit erreicht werden kann (>1 Monat bei Raumtemperatur). Der Speicher kann mit positiver und negativer Lesepolarität betrieben werden und zeigt Speicherfenster von etwa 1 V bzw. 0,5 V.

Materialforschung, Grundlagenforschung, Weg zur 3D-Integration

Die obigen Ergebnisse unterstreichen das Potenzial der reinen OTS-Speicher für CXL-Anwendungen. Imec hat entscheidende Richtungen für die weitere Forschung identifiziert, um die Geräte zur industriellen Anwendung zu bringen. Die Materialforschung ist aus mehreren Gründen notwendig. Erstens enthalten die derzeitigen OTS-Materialsysteme Elemente wie As und Se, die giftig und nicht umweltfreundlich sind. Die Suche nach alternativen umweltfreundlichen Materialsystemen, die genauso gut oder sogar besser funktionieren als die derzeitigen OTS-Materialien, ist daher eine Priorität.

Zweitens müssen die Materialien und das Gerätedesign optimiert werden, um die Zuverlässigkeit zu verbessern, d.h. um die Ausdauer auf >1012 zu erhöhen und die Variabilität von Zelle zu Zelle zu verringern. Darüber hinaus wird beobachtet, dass die Schwellenspannung im Laufe der Zeit driftet, was zu einer Zyklus-zu-Zyklus-Variabilität beiträgt und die Verweildauer beeinträchtigt.

Die Verbesserung der Zuverlässigkeit geht Hand in Hand mit einem grundlegenden Verständnis des physikalischen Mechanismus, der den Polaritätseffekt in reinen OTS-Speichern bestimmt. Bislang ist dieser Mechanismus nicht vollständig geklärt. Zu erfahren, was die Schwellenspannungsverschiebung verursacht, ist von entscheidender Bedeutung, um die beobachteten Ausfälle zu erklären und vorherzusagen und die grundlegenden Kompromisse zu identifizieren, die die Leistung der Bauelemente begrenzen.

Schließlich erforscht Imec Wege zu einer echten 3D-Integration, die erforderlich ist, um die Dichte der Speicher-Bitzellen für Computersystemarchitekturen der nächsten Generation zu erhöhen. (me)

Literaturhinweise

[1] Wikipedia-Eintrag zu 3D XPoint

[2] ‘In pursuit of high-density storage class memory’, Imec reading room, 2017

[3] ‘Polarity-dependent threshold voltage drift in ovonic threshold switches: challenges and opportunities,’ T. Ravsher et al., IEDM 2021

[4] ‘Self-rectifying memory cell based on SiGeAsSe ovonic threshold switch,’ T. Ravsher et al., IEEE Transactions on Electron Devices (T-ED), 2023

[5] ‘Extremely high performance, high density 20nm self-selecting cross-point memory for Compute Express Link,’ S. Hong et al., IEDM 2022

[6] ‘Status and perspectives of chalcogenide-based cross-point memories,’ F. Pellizzer et al., IEDM 2023

[7] ‘Enhanced endurance characteristics in high performance 16nm selector only memory (SOM),’ I.-M. Park et al., IEDM 2023

SOT-MRAM als Cache

Rekord-Speicher: Nur 100 Femto-Joule Schaltenergie pro Bit

Marktanalyse zu aufstrebenden Speichertechniken

Speicher: PCM, ReRAM, FRAM und MRAM im Aufwind

Schneller als Flash: Forscher finden neues Material für Phase-Change-Memory

(ID:49969301)