Boundary-Scan-Tester Mit gemischten Signalen die Fehlerrate weiter senken

Mit einer neuen Testhardware will JTAG Technologies dem Ziel näher kommen, bestückte Leiterplatten ohne Fehler auszuliefern. Der Boundary-Scan-Tester versteht sowohl digitale als auch analoge Signale.

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Eurocircuits GmbH

JTAG Technologies BV

Leiterplattenhersteller streben das Ziel an, ihre Produkte zu 100% ohne Fehler an ihre Kunden zu liefern. Und sie wissen, dass sie die 100% nicht erreichen können. Einen entscheidenden Schritt geht JTAG Technologies aus Eindhoven mit seiner neu entwickelten Testhardware, mit der sich das Risiko des sogenannten „Slips“, also die Auslieferung defekter Leiterplattenbaugruppen an einen Kunden, weiter reduzieren lässt. Während der Entwicklung wurde JTAG von Tbp electronics unterstützt, einem Hersteller elektronischer Baugruppen.

Der seit kurzem verfügbare Controller ermöglicht es, bestückte Leiterplatten (PCBs) auf strukturelle Fertigungsfehler zu prüfen. Allerdings werden funktionelle Designfehler nicht berücksichtigt. Grundlage ist das praxiserprobte Boundary-Scan-Testverfahren. Der größte Vorteil der Testmethode ist nicht nur die Pass/Fail-Aussage, sondern vor allem die Fehlerdiagnose und genaue Anzeige des Fehlerortes. Neu ist, dass die Testhardware nicht nur digitale, sondern auch analoge Signale auswertet – das ermöglicht es PCB-Herstellern den nächsten Schritt zu gehen, um das Ziel einer fehlerfreien Fertigung zu erreichen.

Bei einer bestückten Leiterplatte mit rund 500 Bauteilen ergeben sich ungefähr 2500 Lötstellen. Hier besteht das Risiko von 3500 möglichen Fehlern. Bei größeren PCBs kann die Fehlermöglichkeit schnell auf 10.000 oder mehr steigen. Zugleich kann durch einen einzigen Fehler ein fehlerhaftes Board gefertigt werden. Das sind strukturelle Fehler, wie falsch bestückte Bauteile (Widerstandswerte, Kondensatoren), falsche Polarität, fehlende Komponenten und falsche oder fehlende Lötstellen.

Wie sich Fehler auf den Baugruppen vermeiden lassen

Ein PCB-Hersteller arbeitet kontinuierlich daran, um solche Fehler zu verhindern. Erstens arbeiten sie nur mit den besten Bauteilelieferanten. Denn es kommt vor allem zu Komponentenfehlern in der Größenordnung von Parts per Million. Zudem investieren die PCB-Hersteller kontinuierlich in neue Bestückungsmaschinen, da Automatisierung die Fehlermöglichkeit reduziert.

Zweitens führen die Ingenieure eines PCB-Herstellers ihre Kunden zum Thema Design for Manufacturing (DfM) hin. Dabei sollen die Baugruppen so entwickeln werden, dass sie mit so wenig Fehlern wie möglich bestückt werden. Ein Schritt weiter geht das Design for Testing (DfT). Dabei wird der Aspekt „leicht testbar“ in den Entwicklungsprozess eingebunden.

Es gibt viele Regeln für DfM und DfT. Werden diese befolgt, lässt sich die Qualität der Fertigung erhöhen. Die Zahl der fehlerfreien Baugruppen steigt und das Risiko von Fehlern sinkt. Aber Null Fehler und 100% perfekte Boards ist unmöglich. Aber man kann diesem Ziel näher kommen. Es sind weitere Maßnahmen erforderlich, um zu verhindern, dass fehlerhafte PCBs an Kunden geliefert werden. Baut ein Kunde ein fehlerhaftes Board in sein Produkt ein, wird das schnell teuer.

Das lässt sich vermeiden, indem jedes Board am Ende der Produktion systematisch getestet wird. Kunden müssen Bestückungs- und Fertigungsfehler finden und vor allem ihre Lötstelle prüfen. Dabei soll ein kostengünstiges Testverfahren zum Einsatz kommen, welche die maximale Fehlererkennung ermöglicht und im Fehlerfall sofort anzeigt, wo sich dieser befindet. Mitte der 1980er Jahre wurde von Philips Research eine Methodik entwickelt, die sich Boundary Scan nennt. Daraus entstanden ist der internationale JTAG-Standard IEEE Std. 1149.1 (1990).

(ID:42916683)