Mit gemischten Signalen die Fehlerrate weiter senken

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Eurocircuits GmbH

JTAG Technologies BV

Ein systematischer Test über Nadelbettadapter

Grundlage für den systematischen Test einer Baugruppe ist das Nadelbett, welches mit dem entsprechenden Testequipment verbunden ist. Der Prüfling wird dann entsprechend auf den Adapter aufgelegt. Dieser Test ist nicht nur teuer, sondern stößt auch an seine Grenzen bei der Kontaktierbarkeit der Baugruppe, da sich neue Gehäuseformen, wie beispielsweise Surface-Mounted Device (SMD), auf den Markt durchsetzen. Außerdem werden die Baugruppen immer kleiner und auf der Leiterplatte immer dichter aufgebracht.

Durch diese Miniaturisierung war es nicht mehr möglich, die bewährten Durchsteckkomponenten zu verbauen, sondern die Bauteile auf der Baugruppenoberfläche anzubringen. Das ist nur mit der beschriebenen SMD-Technik möglich. Doch wie lässt sich der Zugriff auf die Baugruppe garantieren, wenn entsprechende Knoten über das Nadelbett nicht mehr kontaktierbar sind? Mit JTAG/Boundary Scan lassen sich SMD-Baugruppen preiswert testen. ICs mit Boundary Scan verfügen über eine serielle Schnittstelle, die für die Testdaten bestimmt ist. Über diese Schnittstelle lassen sich die einzelnen Pins des ICs ansteuern sowie die entsprechenden Zustände zurücklesen.

Somit kann die JTAG-Schnittstelle auch zur Bauteilprogrammierung bzw. zum Softwaredebugging eingesetzt werden. Aus diesem Zusammenhang ist den meisten PCB-Entwicklern JTAG zwar bekannt. Weniger bekannt ist die Tatsache, dass diese Schnittstelle zum Testen verwendet werden kann. Das ist zum Teil darauf zurückzuführen, dass Testen in der Ausbildung nur am Rande oder gar nicht gelehrt wird.

Wie die JTAG-Testmethode funktioniert

Basis sind Boundary-Scan-fähige Bausteine auf dem PCB, welche über einen seriellen Testbus mit Ein- und Ausgang verfügen. Der Testbus greift auf alle Boundary-Scan-fähigen Pins der Baugruppe zu. Somit lässt sich die entsprechenden Lötstellen und Netze prüfen, indem man ein Signal auf der einen Seite des Netzes einspeist und das Ergebnis am anderen Ende abfragt. Wird ein falscher Wert zurückgelesen, läuft etwas falsch. Durch entsprechende Algorithmen kann der Testprozess verfeinert werden, damit der Fehlerort einfach lokalisiert werden kann.

Aktuell bietet JTAG Technologies mit dem JT 5705 einen Controller, der digitale und analoge Signale verarbeiten kann. Oft ist ein Analog-Standard verfügbar, wird aber nicht genutzt. Mit dem Mixed Signal Boundary I/O Controller soll dieser analoge Bann durchbrochen werden. Denn auf der einen Seite werden die Möglichkeiten des weit verbreiteten JTAG/Boundary-Scan-Verfahrens genutzt. Auf der anderen Seite die Möglichkeit, vom digitalen Kern eines Mikroprozessors die analoge Peripherie der Baugruppe testbar zu machen.

* * Peter van den Eijnden ist Managing Director und Eigentümer von JTAG Technologies in Eindhoven/Niederlande.

(ID:42916683)