Managed-NAND-Memory

Intelligente Speichersysteme der Zukunft

Seite: 3/5

Anbieter zum Thema

NAND-Flash-Bausteine – Fehlermechanismen und Datenmanagement

  • Granularitätsfehler bei Programmier-/Löschvorgängen. NAND-Flash-Komponenten müssen seitenweise programmiert und gelesen werden. Für SLC-NAND-Chips ist hier jedoch eine genau definierte Anzahl von Teilprogrammierschritten zulässig und von jedem Anbieter entsprechend definiert. Das Löschen von NAND-Flashbausteinen erfolgt im Gegensatz dazu blockweise. Darüber hinaus muss jede Seite vor dem erneuten Schreiben von Daten vorgelöscht werden; aus diesem Grund ist eine geeignete Strategie erforderlich (man spricht hier von einer so genannten Übersetzung der logischen in physikalische Addressen), um durch defekte Blöcke hervorgerufene Granularitätsfehler bei Programmier- und Löschvorgängen zu vermeiden (durch abstrahieren der logischen/fehlerfreien in physikalischen/fehleranfällige Adressen).
  • Mögliche Anzahl von Programmier-/Löschzyklen (Endurance). Alle Programmier- und Löschoperationen basieren auf dem so genannten Fowler-Nordheim-Tunneleffekt, der durch Anlegen einer hohen Spannung Schäden in der Oxidschicht der Speicherzelle verursacht (auf Bit-, Seiten- oder Blockebene) und damit zu einer Begrenzung der maximal möglichen Anzahl von Löschzyklen führt. Diese Zyklenzahl wird auch als Endurance (Zuverlässigkeit) bezeichnet. Für eine möglichst lange Lebensdauer des NAND-Bausteins ist daher eine möglichst gleichmäßige Nutzung aller physikalischen Speicherorte innerhalb eines Speicherbereiches (zur Verteilung der Programmier-/Löschoperationen auf die gesamte Array-Fläche) empfehlenswert.
  • Bitfehler. Aufgrund vorhandener technischer Beschränkungen können während einer Programmier- oder Leseoperation Fehler einzelner Bits auftreten, die sich mithilfe geeigneter Algorithmen zur Fehlererkennung und -korrektur beheben lassen. Damit können mit SLC-NAND-Bausteinen bis zu 100.000, mit MLC-NAND-Chips bis zu 10.000 Programmier-/Löschzyklen ausgeführt werden. Die Qualität des verwendeten Korrekturverfahrens (d.h. die maximale Anzahl korrigierbarer Bitfehler) wird vom jeweiligen Anbieter angegeben und hängt stark von technologischen Aspekten ab; die Strukturgröße des jeweiligen Chips auf Basis der verwendeten Prozesstechnik kann hier Aufschluss über eine zu erwartende Zunahme von Bitfehlern geben.

(ID:302511)