Mobile-Menu

Hochfrequenztechnik Hochfrequenzboard: Theorie versus Prozesstoleranzen (Teil 3)

Autor / Redakteur: C. Ranzinger, G. Fotheringham, C. Tschoban, U. Maass, I. Ndip, K.D. Lang, K. Löbbicke * / Franz Graser

Im dritten Teil der Reihe liegt der Fokus auf der hochfrequenztechnischen Charakterisierung und prozesstechnischen Realisierung von Leiterzügen und Durchkontaktierungen.

Anbieter zum Thema

Beta LAYOUT GmbH
Precoplat Präzisions-Leiterplatten-Technik GmbH
IBR Leiterplatten GmbH & Co. KG
CONTAG AG
Vision und Umsetzung: Der Weg zur Realisierung eines Produkts ist mit vielen Detailproblemen gespickt.
Vision und Umsetzung: Der Weg zur Realisierung eines Produkts ist mit vielen Detailproblemen gespickt.
(Bild: CONTAG/TU Berlin)

Durch Hochfrequenzeffekte wird die Stromverteilung in den Leitern der Mikrostreifenleitung so beeinflusst, dass der Hauptstromfluss auf der den Substrat zugewandten Seiten auftritt. Prozessschwankungen der Substratdicke und der Signalleiterbreite haben einen großen Einfluss auf die elektrischen Eigenschaften.

Schematische Darstellung einer Mikrostreifenleitung
Schematische Darstellung einer Mikrostreifenleitung
(Bild: CONTAG/TU Berlin)

Die Strukturierung des Leiterbildes einer Leiterplatte erfolgt durch fotolithografische Prozesse mit anschließendem Ätzen der im Ätzresist freigelegten Kupferbereiche.Der nasschemische Ätzprozess, je nach Technologie in saurem oder alkalischem Milieu, ist ein isotroper Prozess. Das bedeutet: Der Ätzangriff erfolgt unabhängig von der gewünschten Ätzrichtung und bewirkt eine Unterätzung, die auch als Undercut bezeichnet wird. Diese Unterätzung ist ein absoluter Wert und von der zu ätzenden Kupferdicke und der eingestellten Ätzrate abhängig. Die Verkleinerung der Leiterzüge fällt daher bei schmalen Leiterzügen prozentual höher aus als bei breiten Leiterzügen, was speziell bei kontrollierten Impedanzen zu beachten ist.

Leiterbahntoleranzen und Einschränkung des Toleranzraums

Der optimale Ätzprozess zeichnet sich durch einen hohen Ätzfaktor (Verhältnis Ätztiefe zu Unterätzung, idealerweise Fußbreite = Schulterbreite einer Leiterbahn) sowie ein gleichmäßiges,kleines und zuverlässig reproduzierbares Toleranzfeld (Spanne zwischen minimalen und maximalen Istwerten) der finalen Leiterbahnbreiten aus. Letzteres ist zumindest auf dem einzelnen Fertigungspanel gefordert, besser noch je Fertigungslos.

Der Ätzprozess
Der Ätzprozess
(Bild: CONTAG/TU Berlin)
Dieses Optimum wird in der Praxis aus diversen Gründen nur annähernd erreicht. Übliche Toleranzfelder liegen bei 50 µm (zum Beispiel -30 µm/+20 µm), was bei Feinstleitern erhebliche prozentuale Abweichungen von den Layoutdaten und den berechneten charakteristischen Impedanzen bedeutet. Kennt der Leiterplattenhersteller aber seine Prozesse, lassen sich mit einigen Sondermaßnahmen stark eingeschränkte Toleranzfelder erreichen. Im Rahmen der angesprochenen Forschungsprojekte ist es den CONTAG-Technologen gelungen, Leiterzugbreiten-Toleranzen von 15 µm (Toleranzfeld) reproduzierbar zu fertigen. Dafür stehen etwa folgende Maßnahmen zur Verfügung:

  • Verringerung der zu ätzenden Kupferdicke (bei Außenlagen Pattern-Plating mit dünnem Basiskupfer),
  • Gleichmäßige Kupferstärken (optimierte Prozessführung),
  • Dynamic Swell (automatisierte, dem Layout angepasste, lokal unterschiedliche Ätzzugaben der Leiterbreiten),
  • Anpassung des Layouts (Ausgleichspads),
  • Sonderprüfungen und sequentielles Ätzen.

Kritische Leiterzüge sollten deshalb hinsichtlich der Maßhaltigkeit (relative Abweichung vom Layout) so breit wie möglich gelayoutet werden und auf den Innenlagen platziert werden. Mit Hilfe dieser Optimierungsmöglichkeiten können Genauigkeiten der charakteristischen Impedanz von 50 ± 2 Ohm erreicht werden.

(ID:42741868)

Weiterführende Inhalte