3. PCB-Designer-Tag Erfahrungsaustausch mit den besten PCB- und Baugruppendesigner

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Keysight Technologies Deutschland GmbH

FED e.V., und ELEKTRONIKPRAXIS veranstalten am 15. Mai den 3. PCB-Designer-Tag in Würzburg. Das Motto 2012: Die Lötstellen werden unsichtbar.

Leiterplatten- und Baugruppen-Designer bilden die Brücke zwischen der Elektronikentwicklung und Fertigung. Sie sind die Schnittstelle für alle am Entwicklungsprozess beteiligten Akteure. Bei ihnen fließen die Fäden der Schaltungsentwickler und Konstrukteure, der Technologen in der Leiterplattenfertigung, der Bestückungstechnik und Lötprozesse sowie der Prüftechniker zusammen.

In diesem Themenkomplex bewegen sich die Referenten des 3. PCB-Designer-Tag am 15. Mai in Würzburg. Im Folgenden finden Sie detaillierte Informationen zu den fünf Leiterplattenexperten und ihren Vortragthemen:

Detlef Lehmann, GCD-Printlayout GmbH

Detlef Lehmann ist seit 34 Jahren in der Elektronik-Branche tätig und kann hier auf 25 Jahre PCB-Layout-Erfahrungen zurückblicken. In dieser Zeit hat er mit den unterschiedlichsten CAD-Tools gearbeitet. Ein Schwerpunkt in seiner Layout-Tätigkeit war die Entflechtung hochkomplexer Highspeed-Designs. Seit 2008 ist er bei der GCD-Printlayout GmbH verantwortlich für Vertrieb, Layout-Prozessanalyse und Beratung. Neben seiner Referententätigkeit ist er zudem Regionalleiter Bayern der Mentor Usergroup.

Design Rule Check (DRC) ein oft unterschätztes Prüfmodul im Designprozess

Um die Zuverlässigkeit und die Fertigbarkeit einer Leiterplatte sicherzustellen ist es nötig, jedes Layout vor seiner Freigabe genau zu prüfen. Dabei ist es ebenso wichtig den heutigen Anforderungen an ein modernes Layout gerecht zu werden, wie auch den Kostenfaktor für die Leiterplatten- und Baugruppenfertigung im Fokus zu haben. Der Vortrag zeigt, wie unter Zuhilfenahme des DRC im Rahmen der PCB-Entflechtung eine Kostenoptimierung für die Leiterplattenfertigung möglich ist. Das geschieht mittels Differenzierung der Technologietreiber auf der Leiterplatte als auch durch die Verwendung von Rule-Areas. Was kann der DRC abdecken und was nicht?

Mario Berger, Göpel electronic GmbH

Mario Berger studierte von 1994 bis 1999 an der Fachhochschule Jena Elektrotechnik. Nach Abschluss des Studiums war er im Geschäftsbereich „IT-Plant Solutions“ der Siemens AG in Erlangen als Softwareingenieur tätig. Später arbeitete er als Softwareentwickler für die Firma LEICA Microsystems Jena bevor er 2003 zur GÖPEL electronic GmbH wechselte. Hier war Mario Berger zunächst als Technology Officer des Geschäftsbereichs JTAG/Boundary Scan zuständig für die strategische Weiterentwicklung der Produkte. Heute ist er Vertriebsingenieur für AOI/AXI- und Boundary-Scan-Produkte.

Testverfahren in der Elektronikfertigung: Möglichkeiten, Grenzen und Design For Test

ICT, Flying Probe, Boundary Scan, AOI, Röntgen, Funktionstest usw. sind Testverfahren in der Elektronikfertigung, die bei den immer komplexer werdenden Baugruppen auch immer mehr an Bedeutung gewinnen. Geben sie doch Auskunft über die Einhaltung der geforderten Qualität eines Produktes.

Im Vortrag werden Testverfahren und ihre grundlegenden Funktionsweisen beleuchtet. Darauf aufbauend werden durch den Referenten die Möglichkeiten und Grenzen von Testverfahren aufgezeigt. Das Ganze mündet in den erforderlichen Design-For-Test- Regeln, die es gilt so früh wie möglich im Design mit einfließen zu lassen.

Michael Mügge, Viscom AG

Michael Mügge absolvierte das Studium der Prozessinformatik und Automatisierungstechnik im Fachbereich Elektronik. Er blickt auf eine langjährige Berufserfahrung als Fertigungsplaner in verschiedenen Unternehmen zurück. Seit 2005 ist er in der technischen Kundenbetreuung der Viscom AG tätig. Michael Mügge ist persönliches Mitglied des FED.

Design for X-Ray-Inspectability: Bereits in der Designphase des Produktes an die Röntgen-Inspizierbarkeit denken

Vor fünf Jahren hatten viele Elektronikproduzenten noch die Überzeugung, dass 100% Prüftiefe nur mit 100%igem Röntgen aller Merkmale einer Baugruppe gewährleistet werden könne. Die automatische optische Inspektion wurde als vergleichsweise minderwertig eingestuft.

Mittlerweile sind AOI und Röntgen-Inspektion keine konkurrierenden, sondern sich ergänzende Verfahren zur Sicherung der Fertigungsqualität. So ist es nicht verwunderlich, dass inzwischen eigene Design-Rules erarbeitet wurden, die sowohl die automatische optische als auch die automatische inline Röntgen-Inspektion einfach, effektiv und zuverlässig machen.

Friedbert Hillebrand

Friedbert Hillebrand verfügt über 25 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplatten-Design. Heute arbeitet er u. a. auch als freier Mitarbeiter und Referent für den FED.

Was muss der Eine vom Anderen, wissen wenn es um Nanosekunden und Zentimeter geht?

Das Layout hat großen Einfluss auf das Schaltverhalten der Baugruppe. Verschiedene Toppologien bei gleicher Logik wirken sich unterschiedlich auf das Schaltverhalten aus. Aus diesem Grund ist es wichtig zu wissen, wann bestimmte Parameter, wie Leiterbahn-Länge, -Abstände, Topologie, Lagenaufbau, Lage etc. eingestellt werden und von wem. Die Teamarbeit kompetenter Partner ist ein Muss!

Thomas Gottwald, Schweizer Electronic AG

Thomas Gottwald studierte Oberflächentechnik und Werkstoffkunde und trat 1991 als Prozessingenieur in die SCHWEIZER ELECTRONIC AG ein. Als Projektleiter war er bis 2000 für die Einführung verschiedener Prozesse und Verfahren verantwortlich. Im Jahr 2001 übernahm er die Verantwortung für den Bereich Produktentwicklung. Schwerpunkte seiner Tätigkeit sind Neuentwicklungen rund um die Leiterplatte, insbesondere die Themen Leistungselektronik, Wärmemanagement, Hochfrequenz-Technik sowie Embedding Technologien. Seit 2011 leitet er den Bereich Innovation Center.

Hightech in der Leiterplatte: Was lässt sich alles in „einer“ Leiterplatte integrieren?

Während Leiterplatten in den vergangenen Jahren verstärkt von großen Unternehmen global eingekauft wurden, hat sich dieser Trend auch in mittelständischen und kleinen Unternehmen fortgesetzt. Deutsche Hersteller müssen „mehr als Leiterplatten“ liefern, um auch in Zukunft als Lösungsanbieter gefragt zu sein. Dieser Trend wurde bereits vor 10 Jahren von der SCHWEIZER ELEKTRONIK AG erkannt und durch den Aufbau einer eigenen Produktentwicklung entstanden zahlreiche innovative Lösungen.

Einige dieser Lösungen werden mittels eines Integrationsansatzes realisiert, der die Funktionalität der Leiterplatte erhöht. Die daraus entstandenen Technologien Wirelaid, Combi-Board, Inlay Board, i² Board, p² Pack, µ² Pack und „all in one PCB“ wird im Vortrag umrissen.

Veranstalter, Motto, Termin, Zeit, Ort, Kosten und Anmeldung

Der 3. PCB-Designer-Tag wird vom FED in Kooperation mit ELEKTRONIKPRAXIS veranstaltet. Motte in diesem Jahr ist: PCB-Design – Die Lötstellen werden unsichtbar. Termin ist der 15. Mai 2012. Tagungsort ist das Vogel Convention Center in Würzburg.

Die Veranstaltung beginnt um 8:30 Uhr und endet um 17:00Uhr die Teilnahmegebühr für FED-Mitglieder beträgt 320 € + gesetzl. MwSt. Nichtmitglieder bezahlen 380 € + gesetzl. MwSt. Alle Infos und die Anmeldung finden Sie unter: http://www.pcbdesigner-tag.de

(ID:30584180)