Anbieter zum Thema

LA-LeiterplattenAkademie GmbH

ISW / Arnold Wiemers

TRACO ELECTRONIC GMBH

Würth Elektronik eiSos GmbH & Co. KG

Precoplat Präzisions-Leiterplatten-Technik GmbH

Ätzen der Leiterbildstruktur

Die Strukturierung des Leiterbildes erfolgt beim Leiterplattenhersteller in einem Subtraktivverfahren. Zu Beginn besteht jede (…später elektrisch leitende…) Lage einer Leiterplatte aus einer durchgehenden Kupferfolie. Nach der fototechnischen Strukturierung der Leiterbahnen und Lötflächen werden die nicht benötigten Kupferbereiche in einen Ätzprozeß entfernt (Bild 2).

Auf Grund der Strömungseigenschaften des Ätzmediums ist der geometrische Querschnitt einer geätzten Leiterbahn kein Rechteck sondern ein Trapez. Mit der breiteren Seite haftet die Leiterbahn auf dem Dielektrikum, die schmalere Seite ist die Oberseite der Leiterbahnen. Man spricht dann von der Unterätzung oder Rückätzung des Leiterbildes.

Die „schmalere Seite“ verringert aber auch die Lötfläche der SMD-Pads, die letztlich ja nichts anderes ist, als „Leiterbildoberfläche“. Die in der CAD-Bibliothek als optimal festgelegten Padgeometrien werden dadurch verfälscht.

Rückätzung reduziert Lötfläche bei 0201 um 15%

Die Rückätzung hängt nur von der Kupferdicke ab und hat dann einen festen Betrag. Bei SMD-Bauformen vom Typ „1206“ oder „0805“ spielt dieser Betrag praktisch keine Rolle. Bei der Bauform „0201“ beträgt die Reduzierung der Lötfläche allerdings bereits bis zu 15%.

Im Idealfall ist die Lötfläche auf das Lotvolumen abgestimmt, das wiederum über die Dicke und die Öffnungen der Lotpastenschablone vorgegeben wird. Die Sensibilität der Bauformen „0402“, „0201“ und erst recht der Bauform „01005“ erfordert eine sehr feine und engtolerierte Abstimmung zwischen Lotvolumen und Lotfläche. Eine nicht berücksichtigte Abweichung der Lötfläche von -15% hat ein verändertes Lötverhalten zur Folge.

Die Rückätzung führt nicht nur im Querschnitt zu einem Leiterbahntrapez sondern auch zu einer grundsätzlichen Verringerung der Leiterbahnbreite an sich. Um diese Verringerung auszugleichen, muß von der CAM des Leiterplattenherstellers ein passender Zuschlag auf die D-Codes in den Gerber-Files gegeben werden.

Weil die Verringerung von der Kupferdicke abhängt, muß der Zuschlag mit unterschiedlichen Werten erfolgen, je nachdem, welche Kupferdicke die jeweilige Lage der Leiterplatte hat. Man nennt das die „Kupferdickenabhängige Blendenkompensation“, oder auch einfach den „Ätzzuschlag“.

Rechteckige SMD-Pads sind praktisch nicht prozessierbar

Ein weiterer Effekt der Physik des Ätzens ist, daß das Ende eines Leiterbahnnetzes, also das Lötpad, immer einer höheren Aktivität des Ätzmediums ausgesetzt ist, als das bei einer langgezogenen Leiterbahnflanke der Fall ist. Lötpads werden auf drei Seiten von frischem Ätzmedium intensiver umspült, sodaß sie im Ergebnis deutlicher in ihrer Geometrie reduziert werden. Besonders ist das bei den singulären Lötflächen von BGAs zu beobachten.

Der gleiche Effekt sorgt auch dafür, daß rechteckige SMD-Pads praktisch nicht prozessierbar sind. SMD-Pads, die in der CAD-Bibliothek rechteckig angelegt wurden, werden durch das Ätzen Abrundungen mit einem Radius von ca. 60 µm erfahren. Dem Löten der Bauteile ist das sogar zuträglich, weil die abgerundete Padform eher dem Benetzungsverhalten des Lotes entspricht.

Der Tangens Alpha des Ätzwinkels

Vorhersehbare Toleranzen sind akzeptabel. Die Voraussetzung ist jedoch, daß die tendenziellen Abweichungen bereits zum Zeitpunkt der CAD-Bibliotheksarbeit berechnet werden können. Seitens des Autors gibt es dafür einen mathematischen Ansatz, der die Kupferdicke über die trigonometrische Tangens-Funktion in Bezug zur Unterätzung setzt (Bild 3). Der Wert für „Tangens Alpha“ wird damit zu einer festen Kenngröße, mit der das typische Ätzergebnis für den Prozeß des Leiterplattenherstellers ermittelt werden kann.

Zum Internetvideo des Vortrages Tangens alpha auf dem FED-Deigner-Tag 2010 von Arnold Wiemers gelangen Sie hier:

Mit dem Übergang zur MFT ( = Micro Fineline Technology) mit 50 µm schmalen Leiterbahnen und Leiterbahnabständen lässt sich nicht mehr auf mathematische Berechnungsmodelle verzichten.

Eine Schlußfolgerung aus dem Ansatz für den „Tangens Alpha“ ist bereits offensichtlich. Wenn die Diskrepanz zwischen der unteren und der oberen Weite einer Bildstruktur aufgelöst werden muß, weil sonst eine Bauteilmontage durch Löten oder Bonden unzuverlässig oder gar kritisch wird, dann ist die einzige Lösung in einer Reduzierung der Kupferdicke zu finden.

Der erste Schritt wäre sicherlich, auf zu kontaktierenden Bestückungsebenen die Kupferdicke von jetzt 42 µm auf 35 µm zu senken, später dann wohl auf 30 µm.

Solche Veränderungen sind weitreichend. Eine geringere Kupferdicke bedeutet schließlich ja auch eine geringere Stromtragfähigkeit von Versorgungsleitungen, eine veränderte Impedanz für Signalleitungen und eine geringere Entwärmungskapazität im Betrieb der elektronischen Baugruppe.

Erforderlich beim Erzeugen von Bondpads

Obwohl die Bauform „0201“ schon kleine Padgeometrien aufweist, ist sie nicht der Treiber für diese Entwicklung. Die Montage von Bauteilen, die gebondet werden müssen, stellt höhere Anforderungen.

Wenn Bondpads bei einer Kupferdicke von 35 µm eine minimale Geometrie von 80 µm x 80 µm haben müssen, dann ist die Rückätzung CAM-seitig mit einem Ätzzuschlag nicht mehr ausgleichbar.

Ein typischer Wert für den Ätzwinkel „Alpha“ ist 25°. Das entspricht einem tan von 0.47 und daraus errechnet sich eine Reduzierung der Bondfläche im Durchmesser von zirka 32 µm. Die effektive Bondfläche wäre nach dem Ätzen 48 µm x 48 µm und damit faktisch unbrauchbar.

Es gibt nur den Weg, die Flächenreduzierung in der CAD-Bibliothek zu kompensieren. Dort müßte also das Bondpad mit einer Geometrie von 112 µm x 112 µm angelegt werden.

Und das bedeutet dann in der Konsequenz, daß in der CAD-Bibliothek eine Fertigungstoleranz auf seiten des Leiterplattenherstellers ausgeglichen werden muß, damit der Baugruppenproduzent trotzdem das Bonden zuverlässig durchführen kann.

(ID:23999720)