HDI-Leiterplatten - Teil 11 Worin sich der Design Rule Check beim Entwickler und Leiterplattenhersteller unterscheiden

In diesem Kapitel der HDI-Serie erläutert Karim Richlowski, Leiter CAM bei CONTAG, die Möglichkeiten, die Designregeln und deren Auswirkungen auf Qualität und Ausbeute bei der Leiterplattenfertigung zu überprüfen. Wichtig ist dabei, zwischen dem Design Rule Check (DRC) auf dem CAD-System des Entwicklers und dem finalen DRC auf dem CAM-System des Leiterplattenfertigers zu unterscheiden.

Anbieter zum Thema

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

Eurocircuits GmbH

CONTAG AG

Wie funktioniert ein Design Rule Check?

Heutzutage bieten die meisten CAD-Systeme Möglichkeiten, die Einhaltung vorgegebener Design-Regeln in Echtzeit oder in einem separaten Postprocessing-Lauf zu überprüfen. Dabei können zumindest einfachere Verstöße gegen die Designregeln festgestellt werden wie z.B. überlappende Potentiale, Verletzungen von Mindestabständen, Nichteinhaltungen von Winkeln (oft nur 45 und 90° erlaubt) sowie Objekte, die nicht auf dem vorgegebenen Raster liegen. Fehler werden als Fehlerliste und/oder grafisch im Layout angezeigt.

Bei einfachen Systemen sind dazu die Parameter global festgelegt. Hochwertigere (und damit kostenträchtigere) CAD- oder CAM-Systeme haben wesentlich umfangreichere Prüfmöglichkeiten und erlauben es, den DRC partiell und nach spezifischen Klassifizierungen durchzuführen.

Die Prüfkriterien (einzelne Prüfparameter) können dabei nach globalen (für die ganze Platine), layerspezifischen (für einzelne Layoutebenen), regionalen (auf bestimmte Bereiche innerhalb eines Layers oder der Platine z.B. ein BGA-Anschlussfeld), klassenspezifischen (für eine bestimmte Signalklasse, z.B. Bus-Stromversorgungs- oder allgemeine Signalleitungen) oder netzspezifischen (für ein ganz bestimmtes Signalnetz bzw. Potential) Regeln festgelegt werden. Dies ist speziell bei HDI-Leiterplatten mit ihren vielfältigen, teilweise höchst unterschiedlichen Anforderungen sinnvoll. Oft bleibt es jedoch beim guten Willen und beim lagenspezifischen DRC, weil eben das eigene CAD-System nicht mehr kann.

Damit lassen sich zumindest die unterschiedlichen Grundvoraussetzungen der Stromversorgungs- und Signallagen berücksichtigen, bei unterschiedlichen Anforderungen in den Signallagen müssen meist Kompromisse gemacht und spezielle Regeln mühsam und fehlerträchtig von Hand geprüft werden. Hier kann der Leiterplattenhersteller helfen, wenn er über ein leistungsfähiges CAM-System verfügt, das über all die oben erwähnten Klassifizierungsmöglichkeiten verfügt. So kommt zum Beispiel bei der Contag GmbH ein solches CAM-System vom Typ Genesis 2000 von Orbotech (Bild 2) zum Einsatz.

DRC beim Leiterplattendesigner

Durch die doppelte Prüfung mit unterschiedlichen Systemen wird das Risiko der Nichterkennung von Regelverletzungen durch Fehler in der Prüfsoftware weitestgehend ausgeschlossen. Was unterscheidet nun den DRC des Anwenders auf seinem System von dem DRC des Fertigers auf seiner CAMstation? Vielfach überschneidet sich die Funktionalität beider Prüfungen, was der oben erwähnten Fehlersicherheit zugute kommt. Dies trifft insbesondere für teuere Hochleistungs-CAD-Systeme zu, die vielfach sogar über eigene CAM-Module verfügen. Die wesentlichen Unterschiede zwischen dem DRC des Entwicklers auf dem CAD-System (meist online) und dem DRC des CAM-Spezialisten beim Leiterplattenhersteller liegen vor allem in der unterschiedlichen Prüfstrategie bzw. Anwendung des DRC, wie die Tabelle zeigt.

Der Ehrgeiz des Entwicklers bzw. Layouters liegt darin, eine schnelle und kostengünstige Lösung für sein Projekt zu finden. Stößt er an Grenzen, kann er selbst entscheiden, wo und wie er seine Schwerpunkte und Kompromisse (Trade-Offs) setzt. Notfalls kann er sein ganzes Design „umwerfen“ oder die Auswirkungen von Regeländerungen im Grenzbereich mit Simulation oder auf Basis von konkreten Erfahrungswerten abschätzen.

Von den Tücken der Fertigung und den Auswirkungen von Grenzannäherungen oder Verletzungen der Designregeln auf Qualität und Ausbeute der Leiterplatte hat er oft wenig Ahnung, da dies nicht in seinen unmittelbaren Aufgabenbereich fällt. Er behebt die Probleme die im beim Arbeiten sein DRC meist online liefert mehr oder weniger sofort. Er liefert ein nach seinen Gesichtspunkten und soweit mit den Möglichkeiten seines CAD-Systems feststellbar fehlerfreies Design ab und setzt es abschließend noch in fertigungstaugliche Formate wie Gerber/Excellon oder ODB++ um.

DRC beim Leiterplattenhersteller

Völlig anders ist die Situation des CAM-Spezialisten beim Leiterplattenhersteller. Er wird bei seinem wesentlich umfangreicheren, typischerweise im Hintergrund (Batch) ablaufenden DRC nach Fertigungsgesichtspunkten meist viele neue Probleme feststellen, obwohl er ja aus Sicht des Entwicklers ein (vermeintlich!) fehlerfreies Projekt bekommen hat. Er muß nun die vielen Meldungen des DRC mit Hilfe der in der CAM-Station verfügbaren Werkzeuge erst einmal priorisieren.

Dabei ist zu unterscheiden zwischen: Einerseits „harten“ Fehlern die zwingend behoben werden müssen, um die geforderte Mindestqualität und Funktionalität der Leiterplatte zu erreichen. Dies sind typischerweise die selben Themen wie beim DRC auf dem CAD-System des Entwicklers: Unterschreitungen von Mindestabständen, Kurzschlüsse, Nichteinhalten von Mindestbreiten, unerlaubte Einschnürungen, falsche PADs, nicht zum Signaltyp passende Leiterbahnen, etc. Dies alles, erweitert um die Aus- und Wechselwirkungen der jeweiligen Fertigungstechnologie des Herstellers.

Andererseits (meist geometrischen) Problemzonen, welche die Ausbeute (Yield) verschlechtern könnten. In diese Klasse gehören z.B. feine Inseln in Kupferflächen (Pinholes, siehe Bild oben), kleine Nichtkupfer-Halbinseln, die zu Lötstopplack-Ablösungen führen könnten (Slivers, siehe Bild unten).

Danach wird er anhand der Möglichkeiten, die ihm seine CAM-Station bietet einen möglichst effizienten Weg einschlagen, diese Probleme zu beheben. Dies wird durch die eingangs beschriebenen Klassifizierungen der Problemzonen (global, layerspezifisch, regional, klassenspezifisch oder netzspezifisch stark erleichtert, da so für die notwendigen Änderungen gezielt auf die betroffenen Elemente bzw. Leitungssegmente zugegriffen werden kann.

Dies ist unkompliziert, wenn alle Modifikationen innerhalb des verfügbaren Platzes bzw. innerhalb der gegebenen Spezifikation durchgeführt werden können. Ist dies nicht der Fall, so wird es schnell zumindest zeitaufwändig, da die dann durchzuführende Änderungen mit dem Entwickler besprochen und durch ihn freigegeben werden müssen. Nicht zu unterschätzen ist auch der Aufwand der Kommunikation und der Rückführung der notwendigen Änderungen in die CAD-Datenbank des Entwicklers.

Gibt es entwicklungsseitig eine bidirektionelle Schnittstelle zu dem von CONTAG bevorzugten Datenaustauschformat ODB++, so lässt sich der Aufwand für den Datenaustausch (Back Annotation) mit dem CAD-System in vernünftigen Grenzen halten.

Sinnvoll ist es, mit dem Abarbeiten der DRC-Meldungen auch gleich weitere, die Ausbeute und Betriebssicherheit der Leiterplatte erhöhende Verbesserungen (meist Geometrieänderungen) vorzunehmen. Worum es bei diesen Design-for-Manufacturing Optimierungen geht und wie sie in der Praxis umgesetzt werden, erläutert Kapitel 12.

Hier finden Sie alle Teile der Beitragsreihe HDI-Leiterplatten.

(ID:241394)