Warum das Boundary-Scan-Verfahren so genial ist und was es voraussetzt

Anbieter zum Thema

Heitec AG

MES Electronic Connect GmbH & Co. KG

Precoplat Präzisions-Leiterplatten-Technik GmbH

GÖPEL electronic GmbH

1. Das Testen einer integrierten Schaltung

Seit es integrierte Schaltungen gibt, ist es notwenig, deren Funktion zu überprüfen. Handelt es sich dabei um digitale Schaltungen, gestaltet sich deren Test relativ einfach: Man legt an den Eingängen nacheinander sämtliche möglichen Testvektoren nacheinander an und vergleicht die Reaktion der Schaltung an den Ausgängen (IST-Ausgangsvektor) mit den erwarteten Mustern (SOLL-Ausgangsvektor). Ergibt der Vergleich keine Abweichung, ist die Schaltung in Ordnung.

Für ein einfaches UND-Gatter mit zwei Eingängen ist die Anzahl der Testvektoren noch überschaubar. Nach Moore und McCluskey errechnet sich diese nach der Formel:

Q = 2(x+y)

Q = Mindestanzahl der Testvektoren

x = Zahl der Eingänge

y = Zahl der Speicherelemente (bei sequentiellen Schaltungsteilen)

Da ein UND-Gatter gewöhnlich keinerlei Speicherelemente enthält, kommt man auf eine Anzahl von gerade einmal vier notwendigen Testvektoren, was eine leicht zu handhabende Menge darstellt. Führt man diese Berechnung allerdings für eine Schaltung mit einer angenommenen Anzahl von 25 Eingängen und 50 Speicherelementen durch, wird man sofort erkennen, mit welchem Problem sich die Ingenieure bei den Chip-Entwicklungen in den 70er Jahren konfrontiert sahen.

Bei IBM wurde Anfang der 70er Jahre mit der Erfindung des ersten „Level Sensitive Scan Design (LSSD)“ Verfahrens eine bahnbrechende Idee geboren. Hierzu werden die in einem Chip vorhandenen Speicherelemente in ihrer Funktion erweitert. Sie bekommen vier zusätzliche Anschlüsse: einen Eingang (IN), einen Ausgang (OUT) und zwei Clocks (A und B). Mit diesen zusätzlichen Ressourcen ist es möglich, ebenfalls auf die Ein- und Ausgänge der Speicherelemente zuzugreifen.

Anfang der 80er Jahre begann man auch auf Baugruppenebene, die Problematik der „zunehmenden Komplexität der Baugruppen mit immer höheren Packungsdichten“ anzugehen. Als eine der ersten beschäftigte sich die 1985 gegründete „Joint European Test Action Group“ mit dem Thema. Damals bestand diese Gruppe aus Testingenieuren der großen europäischen Chip-Hersteller. 1986 traten ihr weitere Firmen aus Nordamerika bei, und die Gruppe benannte sich in „Joint Test Action Group (JTAG)“ um.

Die JTAG konstruierte dann ein Verfahren, welches sich stark an das von Ed Eichelberger entwickelte LSSD-Verfahren anlehnte. So definiert es ebenfalls Speicherelemente innerhalb eines Chips, welche miteinander in einer Schiebekette verbunden sind. Nur mit dem Unterschied, dass diese Speicherelemente nun zusätzlich an der Peripherie, sprich an der Bauteilgrenze, der „Boundary“, eingebracht wurden.

Das entwickelte Verfahren nannte man deshalb auch Boundary Scan. Standardisiert wurde es im Jahre 1990 vom „Institute of Electrical and Electronics Engineers (IEEE)“ als 1149.1 „Standard Test Access Port and Boundary Scan Architecture“.

(ID:259281)