Vollständig digitale Arrays für L-Band-, S-Band- und C-Band-Radarsysteme

Anbieter zum Thema

TRACO ELECTRONIC GMBH

Cadlog Group

RECOM Power GmbH

Texas Instruments Deutschland GmbH

Die drei Hauptsignale Device Clock, SYSREF und SYNC

SYSREF ist eine niederfrequente Timing-Referenz, die für alle JESD204B-Bausteine verwendet wird, um eine deterministische Latenz zu erhalten. Für die Synchronisation mehrerer Bausteine muss SYSREF von allen Datenwandlern im selben Taktzyklus erfasst werden, zumindest aber genau eine ganze Zahl von SYSREF-Perioden später. Hieraus ergibt sich für SYSREF eine Vorgabe bezüglich der Vorbereitungs- und Haltezeit relativ zum Bausteintakt.

Auch das FPGA muss SYSREF in einer deterministischen Zeit relativ zu den Datenwandlern erhalten, damit eine deterministische Latenz erzielt wird. Die Phasenlage von SYSREF an jedem Ende der optischen Verbindung ist deshalb gut zu kontrollieren.

Bildergalerie

Für SYNC gibt es für Subclass-0- und Subclass-1-Implementierungen von JESD204B keine bestimmten Timing-Anforderungen. Für die meisten Zwecke handelt es sich hier um ein binäres DC-Signal, das nur beim Initialisieren der Verbindung zum Ausrichten der Zeichentakte im SerDes-Sender und -Empfänger dient.

Der Empfänger muss das SYNC-Signal beim Hochfahren auf „low“ legen, um den Sender zum Starten des Codegruppen-Synchronisationsprozesses zu veranlassen. Da es sich hier um ein DC-Signal handelt, ist bei einer optischen Implementierung vor der Übertragung eine Codierung notwendig. Wegen der großen Zahl der Datenwandler, die im System möglicherweise zum Einsatz kommen, und wegen der deshalb ebenfalls großen Zahl von SYNC-Signalen bündelt eine potenzielle Anwendung die SYNC-Signale. Hierzu kann der Entwickler die Signale „UND“-verknüpfen, um so die Gesamtzahl der SYNC-Signale, die über die optische Verbindung übertragen werden müssen, zu begrenzen.

Zu beachten ist, dass für SYNC in Subclass-1-Implementierungen bestimmte Timing-Anforderungen gelten können, wenn NCOs (Numerically-Controlled Oscillators) als Bestandteil der digitalen Auf- und Abwärtswandler in den Datenwandlern zum Einsatz kommen [3].

Phased-Array-Radarsystem mit einer optischen JESD204B-Implementierung in der Praxis

Bild 3 zeigt ein schematisches Blockschaltbild eines Phased-Array-Radarsystems mit einer optischen JESD204B-Implementierung. Es wird davon ausgegangen, dass die Bausteintakte und die SYSREF-Signale an einem Ort im Array erzeugt und auf traditionelle Weise an die einzelnen Antennenelemente verteilt werden, um ein hohes Leistungsniveau und eine einheitliche Phasenlage zu wahren.

Die SYNC-Signale für jedes Element lassen sich auf der Subarray-Ebene zusammenfassen (N SYNC-Signale pro Richtung für N Subarrays im System). Eine Alternative ist, jedes Element vor der Codierung für die optische Übertragung auf der System-Ebene zu bündeln und so die Zahl der Signale einzugrenzen.

Es sei darauf hingewiesen, dass die Takte einschließlich der SYSREF- und SYNC-Signale über eine Kupferschnittstelle (z.B. ein Koaxialkabel) anstatt optisch übertragen werden können. Ob dies machbar ist, hängt von der Entfernung zwischen den Antennenelementen und den FPGAs ab. Eine kupferbasierte Implementierung dieser Signale dürfte einfacher sein, da das Codierungsproblem für SYNC entfällt und die Phasenausrichtung für SYSREF unkomplizierter wird.

Fazit

Es bestehen wenig Zweifel daran, dass es bei Phased-Array-Radarsystemen einen Trend zum Konzept des digitalen Phased-Array-Radars geben wird. Noch keine Einigkeit gibt esallerdings hinsichtlich der optimalen Architektur. Die hier vorgeschlagene Lösung, die den JESD204B-Standard auf einer optischen Übertragungsstrecke implementiert, könnte vollständig digitale Arrays für L-Band-, S-Band- und C-Band-Radarsysteme ermöglichen. Sie reduziert die Verlustleistung und die thermischen Anforderungen in jedem Antennenelement, da in der Nähe der Datenwandler keine FPGAs mehr benötigt werden.

Weitere Verringerungen der Größe und Verlustleistung optischer Transceiver werden diese Architektur zu einer noch überzeugenderen Alternative machen.

Literatur

[1] Alan J. Fenn, Donald H. Temme, William P. Delaney und William E. Courtney: „The Development of Phased-Array Radar Technology,” Lincoln Laboratory Journal, Volume 12, Nr. 2, 2000, S. 321-340

[2] E. Brookner: „Phased array radars - past, present and future,” 2002 International Radar Conference, Oktober 2002, S. 104 – 113 (verfügbar auch auf IEEE.org)

[3] Matt Guibord: „JESD204B multi-device synchronization: Breaking down the requirements,” Texas Instruments Analog Applications Journal, 2. Quartal 2015 (SLYT628)

* Matt Guibord arbeitet als Systemingenieur High-Speed Datenwandler bei Texas Instruments in Dallas / USA.

(ID:44624045)