Mobile-Menu

Vernetzte Audiosysteme mit heterogenen Multicore-Prozessoren

< zurück

Seite: 3/3

Anbieter zum Thema

FAULHABER Antriebssysteme
MicroConsult Academy GmbH
ISH Ingenieursozietät GmbH

Sobald der SHARC1-Core über die TRU das Triggersignal vom ARM-Core erhält, startet er den Transfer der Audio-Daten vom L2 SRAM zum SHARC1 L1 SRAM über Memory-zu-Memory DMA (MDMA). Der MDMA-Controller des ADSP-SC58x kann ohne Mitwirkung der CPU Daten mit bis zu 1.800 MB/s übertragen und unterstützt vier unabhängige Kanäle. Wie in Bild 2 zu sehen, besteht jeder Kanal aus einem Quellen (Source) Controller, FIFOs und einem Ziel (Destination) Controller.

Ein besonderes Leistungsmerkmal des ADSP-SC58x-Prozessors ist die Flexibilität seines MDMA-Controllers in Bezug auf Interrupt-Generierung. Ein MDMA-Transfer kann vom SHARC1-Core initiiert werden und am SHARC2-Core einen „Transfer Complete“ Interrupt erzeugen. Tatsächlich wäre er sogar in der Lage, zwei separate „Transfer Complete“ Interrupts zu generieren, von denen je einer zu jedem der SHARC-Cores geschickt wird. Diese Flexibilität macht den MDMA-Controller ADSP-SC58x zu einer perfekten ICC-Lösung, da er Datentransfer und Interrupt-Generierung in einem vereint und dabei vier unabhängige Kanäle zur Verfügung stellt.

Bildergalerie

Nachdem die MDMA Datenübertragung vom L2 SRAM zum SHARC1 L1 SRAM abgeschlossen ist, werden die Audioalgorithmen auf dem SHARC1-Core ausgeführt. Dabei werden die verarbeiteten Audiodaten zurück in einen anderen Bereich des L1 Speichers (L1 SRAM ist 640KB groß und bietet genügend Platz für mehrere Blöcke von Audiodaten) geschrieben. Der SHARC1-Core startet dann einen weiteren MDMA-Transfer von SHARC1 L1 zu SHARC2 L1. Dieser Transfer ist so konfiguriert, dass er auf dem SHARC2-Core einen Interrupt auslöst, sobald er abgeschlossen ist.

Sobald der SHARC2-Core den MDMA Complete Interrupt erhält, beginnt er mit der Verarbeitung der gerade in seinen L1 SRAM Speicher übertragenen Audiodaten. Die verarbeiteten Daten werden in einen anderen Bereich des L1 SRAM Speichers geschrieben. Nun initiiert der SHARC2-Core einen SPORT DMA, der die vollständig verarbeiteten Daten über die SPORT Schnittstelle an den externen D/A-Wandler überträgt.

Schnelle Verarbeitung und Vernetzung großer Datenmengen

Im modernen vernetzten Zeitalter ist die Notwendigkeit, Daten über große Entfernungen zu übertragen, zu verarbeiten und zu filtern, exponentiell gestiegen. Ethernet AVB ist hier nur ein Beispiel, weitere sind Internet-Radio, Anwendungen in der Medizintechnik und Industriesteuerungen. Alle diese Beispiele benötigen eine CPU für die Kommunikationsaufgaben, einen DSP für die Signalverarbeitung, reichlich schnellen internen Speicher und ein System zur effizienten Übertragung von Daten zwischen den Cores.

Der heterogene Multicore-SoC ADSP-SC58x ist auf diese Anforderungen des modernen vernetzten Zeitalters optimiert. Mit einem ARM A5, auf dem die Kommunikationsstacks ausgeführt werden, zwei Fließkomma-SHARC-Cores für die Signalverarbeitung und einem modernen Hardware-basierenden ICC-System (MDMA) bietet das System eine Einchip-Lösung für die Kommunikation und Signalverarbeitung vernetzter Geräte.

* Eric Gregori ist Prozessor-Applikations-Ingenieur bei Analog Devices

Artikelfiles und Artikellinks

(ID:43586844)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung

Weiterführende Inhalte