HDI-Leiterplatten - Teil 9 Standardtechnik und HDI-/SBU-Technik im Kostenvergleich

Der Marktanteil von in HDI/SBU-Technologie gefertigten Leiterplatten liegt in Deutschland immer noch deutlich unter 15%. Vielfach werden vermeintlich höhere Kosten als Argument gegen die Einführung von HDI aufgeführt. Darum vergleichen wir konkret zwei Entwurfsvarianten eines Redesigns in klassischer Standardtechnik mit einer kostenoptimierten HDI-/SBU-Ausführung.

Anbieter zum Thema

Heitec AG

TRACO ELECTRONIC GMBH

Precoplat Präzisions-Leiterplatten-Technik GmbH

ibw Industrieberatung Siegfried Weigert

CONTAG AG

Grundsätzlich sind bei optimierten Designs vergleichbarer Projekte die Materialkosten bei HDI-Leiterplatten zum Teil deutlich geringer. Dies liegt an der bei HDI deutlich höheren Packungsdichte, die generell mit wesentlich weniger Fläche und damit auch Materialressourcen auskommt. Dies ist jedoch ins Verhältnis zu der meist deutlich aufwändigeren Fertigung zu setzen. Die Kostenfaktoren für die einzelnen Realisierungsvarianten sind nach den Erfahrungen der CONTAG GmbH in beiden Technologievarianten zumindest ähnlich, oft sogar identisch.

Diese fertigungsabhängigen Kostenfaktoren von HDI-Leiterplatten sind:

• Anzahl der nötigen Verpressungen,
• Anzahl und Komplexität der jeweils nötigen Galvanik-Durchgänge (Erzeugung von leitfähigen Durchkontaktierungen),
• Anzahl und Art der Bohrläufe (für die unterschiedlichen Bohrgrößen),
• Anzahl und Art der jeweiligen Bohrungen (Mechanisch/Laser),
• kleinste Bohrgröße bei mechanisch gebohrten Löchern,
• geringste Leiterbahnbreiten/-abstände der Mikrovia-Lagen,
• Aspect Ratio,
• Kern-, Laminat- und endgültige Leiterplattendicken,
• Flächenausnutzung auf dem Fertigungsnutzen,
• spezielle Anforderungen an den Aufbau wie z.B. spezifische Impedanzen oder Plugging,
• Sondermaterialien,
• sonstige Sonderanforderungen; speziell im Blick auf Genauigkeitsanforderungen außerhalb der eingefahrenen Standards und
• spezielle Oberflächen.

Was in der Praxis möglich ist

Das mögliche Lösungsfenster gibt in der Praxis die Spezifikation der Leiterplatte vor. Oft gibt es harte Kriterien wie eine maximale Platinengröße, eine Impedanzvorgabe oder auch ein spezifisches Bauteileraster, die nicht verhandelbar sind und gewisse Mindestwerte festsetzen.

Die verbleibenden weichen Parameter lassen sich dann nach Kosten- und Fertigungsgesichtspunkten gegeneinander abwägen. Dabei sind jedoch die Gesamtprojektkosten des Produktes über die Lebensdauer in Betracht zu ziehen; insbesondere auch das Verhältnis zwischen Einmalkosten und sich wiederholenden Kosten mit Blick auf die zu erwartenden produzierten Stückzahlen.

Normalerweise gilt es, vor allem die Fläche, die Anzahl der Durchkontaktierungen, die Lagenanzahl und die Anzahl der Verpressvorgänge zu reduzieren.

Die HDI/SBU-Technologie ermöglicht aufgrund ihrer feineren Strukturen und der viel Platz sparenden Mikrovias eine deutlich direktere und effizientere Leitungsführung, die in einer erheblichen Flächenreduzierung und in wesentlich weniger Durchkontaktierungen resultiert. Aber hebt dies auch den höheren Fertigungsaufwand auf (und die Anfangskosten für die Umstellung?

Eine grobe Abschätzung bietet die aktualisierte Tabelle 1, die wir in ähnlicher Form schon aus der zweiten Folge dieser Serie kennen. Bezugspunkt ist dabei ein achtlagiger Standard-Multilayer mit einer Dichte von etwa 500 Verbindungen bzw. Pins pro Quadratdezimeter. Die exakten Parameter ergeben sich für die jeweilige Schaltung immer ganz spezifisch und können je nach Einzelfall noch ganz erheblich abweichen

Ein konkretes Beispiel (1-2-1)

Grundannahme ist ein bestehendes Design mittlerer Komplexität, das keine besonderen oder flächendeckenden Anforderungen bezüglich hoher Frequenzen oder Signal- bzw. Powerintegrity stellt und einen festen Formfaktor hat (vorgegebene Platinengröße wie z.B. Computer-Board).

Da hier keine durchgehenden Power- und Ground-Ebenen benötigt werden, bietet es sich an, ein komplettes Redesign als nur 4-lagige Platine zu machen (Bild 1).

1-2-1 steht dabei für eine Realisierung als 4-lagiger sequenzieller Aufbau (SBU) mit jeweils einer auflaminierten Mikrovia-Lage auf der Oberseite (TOP), einer Kernlage mit 2 Layern und einer auflaminierten Mikrovia-Lage auf der Unterseite (BOTTOM).

Rein kostenmäßig attraktive Alternativen dazu wären ein vierlagiges HDI/SBU-Board mit buried Vias im Kern (1+2b+1; b), ein 6-lagiges HDI/SBU-Board (1+4+1; Bild c) oder eine 8-lagige Platine mit Sacklöchern in konventioneller Technologie als SBU (sequenzieller Lagenaufbau; Bild d).

Durch das Ausnutzen der dann möglichen höheren maximalen Verbindungsdichte wäre hier eine Kosteneinsparung über eine deutlich kleinere Platinenfläche zu erzielen. In unserem Beispiel ist dies wegen des festen Formfaktors aber nicht möglich. Und selbst wenn: Bei einer neuen Variante als klassisches Board mit Sacklöchern würden trotz der Kostenersparnis im Vergleich zur ursprünglichen Lösung der höhere Entflechtungsaufwand und die fehlende Zukunftssicherheit (Verwendbarkeit von Bauteilen mit kleinem/hochdichtem Anschlussraster) dagegen sprechen. Wie wir sehen gilt es, auf viele Punkte zu achten und im Projekt entsprechend zu optimieren.

Was es noch zu beachten gilt

Ausschlaggebend sind immer die Gesamtkosten über die Lebensdauer (TCO). Diese schließen Kriterien wie die langfristige Verfügbarkeit von Bauelementen und der Fertigungstechnologie mit ein, aber auch die jeweiligen Entwicklungskosten im Bezug auf die geplante Stückzahl. Oft gibt es von den Chipsatzherstellern konkrete Referenzdesigns und Anwendungsempfehlungen (Application Notes) mit Entflechtungsbeispielen (Breakout Patterns). Diese beziehen sich meist nur auf ein oder zwei ganz bestimmte Technologien.

Im Mainstream-Prozessorbereich ist dies sehr oft aus Kostengründen der hier im Beispiel erwähnte 1-2-1 Lagenaufbau in HDI-Technik. Hier kann der Entwickler also durch Verwendung von bewährten Referenzdesigns viel Zeit und damit Geld sparen und typische Fehler vermeiden. Zudem kann man so zuverlässig Blöcke auf die Schaltung übernehmen (z.B. schnelle Speicheranbindung), für die der Entwickler vielleicht noch kein so tiefes Knowhow hat.

Manchmal kommen hierzu auch Sondertechnologien wie Plugging (siehe Teil 8) zum Einsatz wie im Beispiel des 1-2b-1 Lagenaufbau des gezeigten Schliffbildes eines aktuellen PC-Prozessorboardes (Bild 2). Dies mag auf den ersten Blick aufwändig und teuer erscheinen, unter dem Strich rechnet es sich aber, da das gesamte Redesign trotz hochpinniger BGAs statt vorher mit 10 klassischen Lagen jetzt mit nur 4 HDI-Lagen auskommt.

Wichtig für den Entwickler sind hier absolute Zuverlässigkeit und Qualität des Leiterplattenfertigers für die jeweilige Technologie sowie eine umfangreiche Planungsunterstützung bereits im Vorfeld der Entwicklung.

CONTAG bietet hierzu eine umfangreich Beratung an. So können die Vor- und Nachteile von verschiedenen Varianten gemeinsam mit dem Anwender diskutiert und die für das jeweilige Projekt optimale Technologie ausgesucht werden.

Weitere Details zur Kostenabschätzung zeigt Kapitel 10 der HDI-Leiterplatten-Serie.

Hier finden Sie alle Teile der Beitragsreihe HDI-Leiterplatten.

(ID:235432)