Highspeed-Steckverbinder Schnittstelle mit Zukunft: PCI-Protokolle und ihr Einsatz

Anbieter zum Thema

Ept GmbH

Heitec AG

congatec GmbH

Eurocircuits GmbH

PCIe ist das Rückgrat moderner Computersysteme. Mit jeder neuen Generation steigen die Datenraten. Besonders im Embedded-Bereich sind Lösungen gefragt, die kosteneffiziente, skalierbare und zukunftssichere Systemarchitekturen ermöglichen.

Peripheral Component Interconnect (PCI) ist ein Busprotokoll für die Chip-to-Chip-Kommunikation und den Anschluss von externen Peripheriegeräten. Seit der Einführung des PCI-Standards in den frühen 1990er-Jahren hat sich die Datenkommunikation in Computersystemen grundlegend verändert.

Mit PCI steht heute ein hochskalierbares und leistungsstarkes Interface zur Verfügung, das in nahezu allen Bereichen moderner Elektronikanwendung findet – von High-End-Grafikkarten bis hin zu Servern und Embedded-Systemen. Doch mit zunehmender Performance steigen auch die Anforderungen an Leiterplatten, Signalqualität und elektromagnetischer Verträglichkeit.

Bildergalerie

Der Beitrag beleuchtet den technologischen Fortschritt von PCI, die damit verbundenen Herausforderungen im Leiterplattendesign und zeigt Lösungsansätze durch Board-to-Board Steckverbindersysteme für künftige Hochgeschwindigkeitsanwendungen.

Die Entwicklung vom klassischen PCI zu PCI Express

Mit dem Übergang von klassischem PCI zu PCI Express (PCIe) um das Jahr 2004 wurde eine neue Ära in der Datenübertragung eingeleitet. Während PCI 2.2 mit maximal 133 MByte/s vergleichsweise begrenzt war, erlaubt PCIe 6.0 in der (x8)-Konfiguration theoretisch bis zu 64 GByte/s – eine nahezu tausendfache Steigerung. Besonders bemerkenswert ist dabei die Innovationsgeschwindigkeit: Etwa alle drei Jahre verdoppelt sich die Highspeed-Bandbreite der PCIe-Protokolle (Bild 1).

Diese Entwicklung zeigt sich vor allem in datenintensiven Anwendungsfeldern wie künstliche Intelligenz, autonomes Fahren oder High-Performance-Computing. Während PCIe-5.0-Systeme in Rechenzentren aktuell schon 32 GByte/s ermöglichen, kommen im traditionellem Embedded-Markt derzeit noch hauptsächlich PCIe-3.0-Anwendungen mit 8 GByte/s zum Einsatz. Erste PCIe-4.0-Module befinden sich hierzu erst in der Einführung, der breitere Marktanlauf wird jedoch erst in etwa fünf Jahren erwartet. Für Steuerungssysteme für das teilautomatiserte Fahren gemäß SEA Level 3 werden aktuell PCIe-4.0-Protokolle eingesetzt, für das vollautomatisierte Fahren gemäß Level 4 und 5 ist das PCIe-5.0-System notwendig.

Tabelle 1 zeigt die Bandbreiten der verschiedenen Protokolle.

Warum ist die Schnittstelle PCIe der Zeit voraus?

Es fällt auf, dass die Entwicklung der PCIe-Schnittstellen oft deutlich schneller voranschreitet als die reale Nutzung. Dafür gibt es mehrere Gründe:

• Zukunftssicherheit: Hersteller entwickeln Schnittstellen mit Blick auf zukünftige Anforderungen – sie sollen auch in Jahren noch genügend Leistungsreserven bieten.

• Technologische Innovationen: Fortschritte in Material- und Fertigungstechniken erlauben kontinuierlich höhere Datenraten.

• Skalierbarkeit: PCIe ist modular und kann an zukünftige Anforderungen flexibel angepasst werden.

• Marktdruck: Hersteller stehen im Wettbewerb und wollen stets die neueste Technik anbieten – auch wenn diese noch nicht voll genutzt wird.

Der PCIe-Technologietransfer erfolgt von den Serveranwendungen für künstliche Intelligenz zum autonomen Fahren bis hin zu Embedded-Anwendungen in der Industrieautomatisierung.

Herausforderungen beim Design moderner PCIe-Systeme

Die immer weiter steigenden Datenmengen stellen Entwickler vor zahlreiche Herausforderungen. Viele neue Anwendungen haben die Vorgabe, doppelt so hohe Datenmengen zu verarbeiten, sollen aber gleichzeitig gleich großen Bauraum nutzen wie ältere Versionen. Dies führt früher oder später unweigerlich zu immer komplexeren Designs und teilweise zur Miniaturisierung von einzelnen Komponenten, was wiederum zu höheren Preisen führt.

Teures Leiterplattendesign: Mit steigenden Datenraten wachsen auch die Anforderungen an die physikalische Signalführung. Hochfrequente Signale über 16 GBit/s (z. B. bei PCIe 4.0) erfordern aufwendige Leiterplattendesigns mit mehreren Lagen, speziellen Materialien und präzise kontrollierter Impedanz. Microvias, spezielle Dielektrika und High-Density Interconnects (HDI) treiben die Herstellungskosten zusätzlich in die Höhe.

Begrenzungen bei 25 GBit/s Ethernet auf COM-Express: Trotz ausreichender Bandbreite durch PCIe 4.0 (16 GBit/s pro Lane) ist die Implementierung von 25 GBit/s Ethernet auf COM-Express (Computer on Module) aktuell noch nicht durchgängig realisiert. Die Hauptgründe sind:

• Fehlende Integration von 25-GBit/s-Ethernet-Controllern in COM-Modulen.

• Unzureichende Treiber- und Firmware-Unterstützung.

• Begrenzte Signalqualität durch bestehende Komponenten.

• Inkompatible Kabel- und Stecksysteme.

Platzbedarf auf der Leiterplatte bei 440 Signalen: Ein weiterer Engpass ist der physikalische Platz auf der Leiterplatte. Anwendungen mit bis zu 400 Signalen – z. B. bei FPGAs oder COM-Express-Modulen – benötigen ein komplexes Multilayer-Routing (häufig 10 bis 16 Lagen), kontrollierte Impedanz, differenzielle Paare und ein EMV-optimiertes Layout. Die Miniaturisierung solcher Systeme verschärft dieses Problem zusätzlich.

Elektromagnetische Verträglichkeit (EMV): Höhere Frequenzen führen zu stärkeren elektromagnetischen Abstrahlungen. In hochintegrierten Designs mit engem Signalabstand entstehen Reflexionen, Crosstalk und Störungen – was robuste Schirmkonzepte und Masseführungen erfordert.

High-Speed Steckverbinder für optimalen Datentransport: Die beschriebenen Herausforderungen – vom kostspieligen Leiterplattendesign über Platzmangel bei hoher Signaldichte bis hin zu EMV-Problemen – machen deutlich, dass klassische Designansätze bei modernen PCIe-Anwendungen zunehmend an ihre Grenzen stoßen. Insbesondere im Embedded-Bereich sind Verbindungslösungen gefragt, die hohe Datenraten zuverlässig, platzsparend und kostenoptimiert ermöglichen.

Steckverbinder für Hochgeschwindigkeitsanwendungen in Embedded Systems

Mit dem aktuellen Colibri-Interface in drei Varianten steht eine Lösung zur Verfügung, die speziell für Hochgeschwindigkeitsanwendungen im Embedded-Bereich konzipiert wurde: Die Version 10+ ist für COM-Express-Module gemäß Revision 2.1 gedacht. Für COM-Express-Module gemäß Revision 3.1 eignet sich die Version 16+ und für COM-Express-Module gemäß Revision 3.1 und 25 GBit/s-Ethernet-Anwendungen ist Variante 25+ gedacht.

Der Grenzwert für eine Steckverbindung für PCIe-4.0-Anwendungen liegt für die Einfügedämpfung bei – 1,8 dB bei einer Frequenz von 8 GHz (Bild 2). Der Steckverbinder Colibri 25+ übertrifft die PCIe-Anforderungen, so können Verluste beim Highspeed Design der kostenoptimierten Leiterplatte durch den Steckverbinder kompensiert werden.

Damit bietet der Steckverbinder ein günstigeres PCB-Design durch optimierte Layoutstruktur. Er unterstützt 25 GBit/s-Ethernet erstmals auf COM-Express-Basis, hilft bei der Miniaturisierung und EMV-Optimierung durch eine integrierte Schirmung. Last but not least ist er eine zukunftssichere Lösung für PCIe-4.0-Anwendungen.

Damit ermöglicht das Steckverbindersystem eine zuverlässige und skalierbare Signalübertragung bei Board to-Board-Anwendungen, selbst bei engen Platzverhältnissen und hohen Datenraten – und ist damit eine wichtige Grundlage für die nächste Generation modularer Em­bedded-Systeme sowie Anwendungen in PCI-Schnitt­stellen. (kr)

* Florian Guglhör ist Produktmanager bei ept, Martin Adamczyk ist Head of Product Management & Marketing bei ept.

(ID:50419794)