RISC-V: Mehr Sicherheit für Open-Source-Prozessorarchitektur

Anbieter zum Thema

Bürklin GmbH & Co. KG

MicroConsult Academy GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Die Stiftung hinter der lizenzfreien Prozessorarchitektur RISC-V hat einen Sicherheitsausschuss eingerichtet. Es soll Best-Practice-Security-Ansätze für Embedded Systeme und IoT-Geräte entwickeln.

RISC-V gilt als vielversprechender Ansatz für eine offene, flexible und zukunftssichere Befehlssatzarchitektur (ISA) für Prozessoren. Nun soll ein neuer, ständiger Sicherheitsausschuss dafür sorgen, dass RISC-V auch sicherheitstechnisch auf der Höhe der Zeit bleibt. Konkret soll das von der RISC-V Foundation gegründete Komitee Best Practices und mögliche Sicherheitsoptimierungen für Embedded Systeme, IoT-Geräte und Instanzen für maschinelles Lernen erarbeiten. Eine Wissensdatenbank, die neue Angriffsmethoden und mögliche Gegenmaßnahmen sammelt, soll das Angebot ergänzen.

Das Komitee besteht aus 25 Mitgliedern der RISC-V Foundation, darunter Berkeley Architecture Group, Bluespec, CSIROs Data61, Dover, Draper, Esperanto Technologies, Indian Institute of Technology (IIT) Madras, Intrinsic ID, Galois, Hex Five Security, Microsemi, Micron Technology, NXP, Rambus, SecureRF Corporation, SiFive und Western Digital. Das Komitee soll mit den anderen Ausschüssen und Aufgabengruppen der RISC-V Foundation zusammenarbeiten, um spezifische Bereiche zur Verbesserung der Sicherheit des RISC-V-ISA zu identifizieren und Lösungsvorschläge zu entwickeln.

Offener Ansatz bietet weniger Angriffsfläche

Im Gegensatz zu geschlossenen Prozessorarchitekturen kann jeder die freie und offene RISC-V-ISA inspizieren und analysieren. Ähnlich wie bei Linux kann der offene Ansatz dadurch potenziell mit Sicherheitsvorteilen punkten. Hinzu kommt, dass die RISC-V-ISA aufgrund ihrer im Vergleich sehr viel geringeren Komplexität viele Schwachstellen von vornherein vermeidet und per se eine kleinere Angriffsfläche bietet.

Etliche RISC-V-Mitglieder haben bereits Sicherheitslösungen wie Dover Microsystems CoreGuard und SecureRF WalnutDSA eingeführt. Von den Erfahrungen kann das Komitee, dessen Vorsitz derzeit Rambus inne hat, nun profitieren. Den Entwurf einer Spezifikation für kryptografische Erweiterungen der RISC-V-ISA und einen Vorschlag für einen Ansatz für vertrauenswürdige Ausführungsumgebungen für tief eingebettete RISC-V-Geräte liegen bereits vor.

Seit die RISC-V-Architektur 2014 unter BSD-Lizenz veröffentlicht wurde, hat sie in der Industrie viele Anhänger gefunden. Der RISC-V Foundation, einer gemeinnützigen, mitgliederkontrollierten Stiftung, gehören mittlerweile über 100 Firmen und Forschungseinrichtungen an. Auf der Mitgliederliste finden sich Industriegrößen wie IBM, Samsung und Google sowie Nvidia und Western Digital. Letztere haben bereits den Einsatz von RISC-V in eigenen Lösungen angekündigt. So will etwa Western Digital in Zukunft ausschließlich Mikrocontroller und Prozessoren auf Basis der neuen Architektur einsetzen. Allein dies könnte für eine Verbreitung von rund 2 Mrd. RISC-V-Kernen pro Jahr sorgen.

Bestehende Arbeitsgruppe wird aufgeteilt

„Da die Anzahl vernetzter Geräte exponentiell wächst und neue Sicherheitslücken wie Meltdown und Spectre aufgedeckt werden, wird es immer wichtiger, robustere Sicherheitsansätze zu entwickeln“, erklärt Rick O'Connor, Geschäftsführer der RISC-V Foundation. Die RISC-V-Community habe die historische Chance, eine neue Plattform für Sicherheitsinnovationen zu nutzen. Sie könne auf die neuesten Erkenntnisse und Beiträge führender Experten aus Industrie und Wissenschaft zurückgreifen, die das weitläufige RISC-V-Ökosystem bilden.

Bereits vor Gründung des Sicherheitsausschusses war eine Arbeitsgruppe von RISC-V-Entwicklern mit den Sicherheitsaspekten der Architektur befasst. Sie haben beispielsweise bewährte kryptographische Algorithmen als Erweiterung für den Befehlssatz vorgeschlagen. Auch sollte eine Alternative zu Arm Trustzone entstehen. Das Sicherheitskomitee hat diese Arbeitsgruppe nun aufgeteilt und mit unterschiedlichen Aufgaben bedacht: Zuverlässige Ausführungsumgebungen für Mikrocontroller/Prozessoren und Kryptographie-Erweiterungen. Die Gruppe „Trusted Execution Environment for Microcontroller-Class Processors“ wird weiterhin eine Spezifikation entwickeln, die als Erweiterung der „Privilege Specification“ dient und „Trusted Execution Environments“ auf eingebetteten RISC-V-Prozessoren unterstützt. Die Gruppe „Cryptography Extensions“ wird auf früheren Vorschlägen für ISA-Erweiterungen zur standardisierten und sicheren Ausführung gängiger Kryptographie-Algorithmen aufbauen.

„Sicherheit ist eines der grundlegenden Themen in unserer vernetzten Welt. Die RISC-V-Community setzt sich dafür ein, die Branche durch innovative Ansätze und neues Denken voranzubringen, um bestehende und neue Bedrohungen anzugehen“, sagt Dr. Helena Handschuh, Vorsitzende des Ständigen Ausschusses für Sicherheit der RISC-V-Stiftung und Fellow bei Rambus. „Durch die Zusammenarbeit mit offenen Standards fördert das Ständige Sicherheitskomitee das Wachstum des RISC-V ISA.“ Ziel sei es sicherzustellen, dass es die dynamischen Sicherheitsanforderungen dieser neuen Ära der Innovation erfüllt und übertrifft.

Wie funktioniert RISC-V? Grundlagen der offenen Befehlssatzarchitektur

Erweiterungsboard macht PC auf Basis einer RISC-V-CPU möglich

„Mr. Wolf“ – der RISC-V-Prozessor, der IoT-„Probleme löst“

(ID:45388425)