Zwischen Freiheit und Kontrolle Quelloffene Chip-Architekturen: Fluch oder Segen?

Anbieter zum Thema

MicroConsult Academy GmbH

N & H Technology GmbH

RECOM Power GmbH

Die Chip-Knappheit hat viele Ursachen. Fragile Lieferketten, willkürliche Exportauflagen und die begrenzte Verfügbarkeit kritischer Rohstoffe: Die Jagd nach performanten Halbleitern ist ein geopolitisches Spektakel. Wer braucht in diesem Umfeld quelloffene Chips?

Die Halbleiterindustrie hatte eigentlich ein robustes Jahr 2024 mit einem erwarteten zweistelligen Wachstum von 19 Prozent und einem Umsatz von 627 Milliarden US-Dollar im Jahr, schätzen die Analysten von Deloitte. Das laufende Jahr könnte noch besser werden.

Die massive Unterversorgung mit KI-Chips hat die Preisspirale angezogen. Eine Handvoll Branchenriesen reiben sich die Hände. NVIDIA erwirtschaftet Bruttomargen von astronomischen 75 Prozent bei einem erdrückenden Marktanteil von 80 bis 95 Prozent. Sogar AMD und Intel erreichen Margen von bis zu 50 Prozent. In den Preisen steckt viel Luft drin.

Unternehmen sehnen sich inzwischen nach erschwinglichen Prozessoren mit vorhersehbaren Lieferzeiten. Können quelloffene Chips Abhilfe schaffen?

„Unerschwin-KI-lich“

„Früher war die Serienfertigung von Chips das Teuerste an der ganzen Sache“, erklärt Professor David Wentzlaff von der Princeton University. Mit fortschreitender Miniaturisierung und zunehmender Designkomplexität habe sich der Kostenschwerpunkt hin zum Design verschoben.

Der Entwurf moderner Chips verschlingt enorme Ressourcen – von der Konzeption innovativer Architekturmerkmale bis hin zur finalen Überprüfung auf dem realen Silizium. Patente hin oder her: Der Weg vom Design zum finalen Chip ist eine komplexe Angelegenheit. Zunächst entsteht das Chip-Design unter Verwendung von Hardware-Description-Languages wie Verilog oder VHDL. Dann erfolgt die Simulation und Verifikation. Anschließend geht es in den sprichwörtlichen Schmelzofen einer Foundry wie TSMC.

Gerade der Verifizierungsprozess hat sich zu einem entscheidenden Kostentreiber entwickelt. Mit der wachsenden Komplexität der Prozessoren steigen die Verifizierungskosten nahezu exponentiell. Besonders ausgeprägt ist der Trend bei hochintegrierten Designs mit heterogenen Komponenten – zum Beispiel bei Chiplets –, wo unterschiedliche Prozessknoten und Schnittstellen im Zusammenspiel miteinander akribisch getestet werden müssen.

Der Verifizierungsprozess umfasst mehrere Stufen, von der formalen Überprüfung und Simulation auf RTL-Ebene zur frühzeitigen Erkennung von Designfehlern, über Emulation und FPGA-Prototyping, um das Verhalten unter realen Bedingungen zu evaluieren, bis hin zur abschließenden Post-Silizium-Validierung der realen Implementierung.

Gerade dieser letzte Schritt kann aufgrund unerwarteter Wechselwirkungen zwischen Schaltungsteilen extrem kostspielig werden – ein Faktor, der in modernen Designs mit Milliarden Transistoren dem „Chip-Architekturbüro“ schwer im Magen liegt.

Vor diesem Hintergrund entfachte sich in akademischen Kreisen eine Rebellion gegen den Status quo mit dem Ziel, offene, flexible Alternativen zu kommerziellen Chip-Architekturen zu schaffen.

Ein herausragendes Beispiel ist die RISC-V-Architektur, die sich in den letzten Jahren als ernsthafte Alternative zu proprietären Lösungen etabliert hat. Sie ermöglicht es Unternehmen und Forschungseinrichtungen, eigene, optimierte Designs zu entwickeln, ohne teure Lizenzgebühren für proprietäre Architekturen zahlen zu müssen, und daran zu experimentieren.

(Weniger) RISC-ant

Das zentrale Designprinzip von RISC-V besteht in der Modularität der Architektur. Statt eines monolithischen Befehlssatzes gibt es eine minimale Grundarchitektur mit einer Reihe von optionalen Erweiterungen, die je nach Anwendungsfall hinzukommen oder wegfallen können.

Die Grundarchitektur besteht aus der Basis-ISA für bis zu 128 Bit und Erweiterungen für hardwarebeschleunigte Multiplikation (M), Atomare Operationen (A), Fließkommaberechnungen mit einfacher und doppelter Genauigkeit (F/D) und Kompression zur Reduktion des Speicherbedarfs (C).

Zusätzliche Erweiterungen wie Vektorverarbeitung (V) für KI- und HPC-Anwendungen, Bitmanipulation (B) für Kryptographie oder Hypervisor-Erweiterungen (H) für Virtualisierung machen RISC-V hochrangig anpassungsfähig. Als Resultat daraus skaliert RISC-V von den kleinsten IoT-Mikrocontrollern auf voll ausgewachsene Hochleistungsprozessoren für HPC und KI.

Hinter RISC-V stehen Branchengrößen wie Google, NVIDIA, Western Digital, Qualcomm und Alibaba. Dennoch leidet RISC-V unter einer geringeren Marktverbreitung im Vergleich zu etablierten Architekturen. Es unterstützt keine proprietären Anweisungen von x86 oder ARM und hat weniger ausgereifte Toolchains.

Call for Papers

Teilen Sie Ihr Wissen bei Power of Electronics 2025

Power of Electronics bündelt die Kompetenz der Branche und deckt den gesamten Entwicklungszyklus moderner Elektronik ab. Von der ersten Idee über das Design bis hin zur Serienfertigung - hier erleben Sie neueste Technologien, fundiertes Fachwissen und zukunftsweisende Trends aus erster Hand. Power of Electronics: Ihr Treffpunkt für Innovation, Austausch und Inspiration. Seien Sie dabei und gestalten Sie die Zukunft der Elektronik mit! Präsentieren Sie neue Erkenntnisse und Konzepte Ihres Spezialthemas den teilnehmenden Entwicklern und Ingenieuren in einem Vortrag oder Workshop.

Jetzt mehr erfahren und Vortragsthema einreichen!

IBMs OpenPOWER

IBM hat seine POWER ISA im Jahr 2019 offengelegt. OpenPOWER-Prozessoren adressieren vorrangig KI- und Big-Data-Anwendungen, aber nicht nur. OpenPOWER kommt in IBMs Servern für Cloud-Rechenzentren und in Supercomputern wie dem Summit (Oak Ridge National Laboratory) zum Einsatz. Technologieunternehmen wie Google, NVIDIA und Red Hat unterstützen OpenPOWER als Alternative zu x86 und ARM in ihren Rechenzentren. „Fablose“ Lizenznehmer wie Solid Silicon in seiner X1-Reihe mit integrierter Lattice-FPGA-Technologie, DRAM, Flash und Active Root of Trust nutzen die Architektur für sichere BMC (Baseboard Management Controller) und IoT-Chips.

Mit der Einführung der Power ISA 3.1C im Jahr 2024 hat die OpenPOWER Foundation kräftig nachgekartet. Zu den Optimierungen zählen eine verbesserte Unterstützung für Speicheroperationen durch die Vector String Facility, eine erweiterte Little-Endian-Unterstützung, Instruction Fusion sowie PC-relative Adressierung.

Die neuesten Prozessoren unterstützen PCIe 6.0, DDR5 und HBM3, mit Taktraten im Bereich von 3 bis 4 GHz. Die Kombination aus DDR5 und High Bandwidth Memory 3 (HBM3) ermöglicht eine deutlich höhere Speicherbandbreite, was insbesondere für rechenintensive Workloads in KI- und HPC-Anwendungen von Vorteil ist. Zusätzlich wurde das Design auf bessere Skalierbarkeit ausgelegt, mit Mehrsockel-Unterstützung und neuen Varianten mit bis zu 18 Kernen. Diese Änderungen machen OpenPOWER besonders attraktiv für anspruchsvolle Rechenzentrums- und KI-Workloads.

Suns Vermächtnis OpenSPARC

OpenSPARC wurde ursprünglich von Sun Microsystems als Open-Source-Implementierung der SPARC V9-Architektur entwickelt. Mit der Offenlegung der Designs für die SPARC T1- und später die SPARC T2-Prozessoren war OpenSPARC eines der ersten Projekte, das eine komplette Server-Prozessorarchitektur unter einer freien Lizenz bereitstellte.

Die OpenSPARC-Prozessoren wurden speziell für Parallelverarbeitung und Multithreading entwickelt. Der SPARC T1 verfügte über bis zu 8 Kerne mit 32 Threads. Der SPARC T2 erweiterte dies auf 8 Kerne mit 64 Threads. Die Architektur war besonders für datenintensive Workloads wie Datenbanken und Webserver optimiert und wurde in Unternehmensservern von Sun (und später Oracle) eingesetzt.

Unter der Obhut von Oracle ist OpenSPARC zu einer Forschungs- und Lernplattform geworden.

OpenHW CORE-V

Die CORE-V-Familie ist eine Reihe von quelloffenen RISC-V-Prozessoren für Hochleistungs- und sicherheitskritische Systeme von der OpenHW Group. CORE-V-Prozessoren sind speziell für den Einsatz in sicherheitsrelevanten Anwendungen wie der Automobilindustrie, IoT-Geräten und industriellen Steuerungen ausgelegt. Zusätzlich zu einer großen Vielfalt an Prozessorkernen stellt die OpenHW Group zugehörige IP für Prozessorsubsysteme, Werkzeuge und Software bereit.

Ein Beispiel für die Anwendung der CORE-V-Technologie ist das CORE-V-MCU-Projekt, das den CV32E40P-Prozessorkern integriert und um eine Vielzahl von On-Chip-Peripheriegeräten erweitert. Mit einer engen Zusammenarbeit zwischen SiFive, Thales und Alibaba T-Head stellt CORE-V eine der vielversprechendsten RISC-V-Implementierungen für den Massenmarkt dar.

Rocket Chip

Bei Rocket Chip handelt es sich um eine hochgradig konfigurierbare, skalierbare und parametrisierbare Prozessor-Implementierung für ASICs und FPGAs, die als SoC-Generator fungiert. Der Implementierung liegt Chisel zu Grunde, eine Hochsprache für Hardwarebeschreibung, die selbst auf Scala basiert. Die In-Order-Prozessorarchitektur von Rocket Chip lässt sich mit BOOM für leistungsfähigere Out-of-Order-Implementierungen kombinieren. Sie ist erweiterbar mit angepassten Co-Prozessoren, DSP-Einheiten und Beschleunigern.

Google Open Silicon Initiative

Durch Partnerschaften mit Herstellern wie SkyWater Technology und GlobalFoundries stellt Google im Rahmen der Open Silicon Initiative quelloffene Prozess-Design-Kits für verschiedene Fertigungstechnologien bereit. Alle zwei Monate können Elektronikingenieur:innen ein eigenes Open-Source-Design einreichen und erhalten somit eine Chance auf… eine kostenfreie Fertigung.

Vitamin-V u.v.m.

Das Vitamin-V-Projekt der Universität Cornell will einen quelloffenen Software-Stack für RISC-V in Cloud-Umgebungen bereitstellen. Der Stack soll es in seiner Leistung mit den dominierenden x86-basierten Systemen aufnehmen können und RISC-V in Cloud-Umgebungen hoffähig machen.

Initiativen wie OpenROAD und die CHIPS Alliance widmen sich der Open-Source-Automatisierung des gesamten Chip-Designprozesses – von der Synthese über das Floorplanning bis hin zu Place and Route (P&R). Ziel ist es, die IP-Entwicklung zu demokratisieren und effizientere Verifikationsmethoden bereitzustellen. Aktuelle Bemühungen konzentrieren sich darauf, die Ausführungszeiten in verschiedenen Phasen des Designprozesses zu verkürzen, um eine schnellere und effizientere Entwicklung zu ermöglichen.

LibreCores bietet Zugang zu freien und offenen digitalen Designs sowie anderen Komponenten für digitale Schaltungen. Die Plattform wurde von der Free and Open Source Silicon (FOSSi) Foundation ins Leben gerufen, um die Entwicklung und Verbreitung von Open-Source-Hardware zu fördern.

Eigengewächse und Ausfuhrverbote

Exportbeschränkungen der U.S.-Regierung beschränken seit 2022 die Ausfuhr von Hochleistungs-Chips und Chip-Fertigungsanlagen in einige Länder. Dennoch konnten sie das chinesische Startup DeepSeek nicht daran hindern, in der Disziplin "Kosteneffizienz" führende LLMs zu übertreffen – und das bei vergleichbarer Leistung. Medienwirksam demonstrierte das Unternehmen, dass es ihm möglich gewesen sein soll, auch mit eingeschränkten Ressourcen konkurrenzfähige KI-Modelle zu trainieren. (Dabei blieb offenbar die EU-DSGVO auf der Strecke, wie Datenschützer jüngst kritisierten.)

Da GPUs der NVIDIAs A100- und H100-Serie für DeepSeek nicht zugänglich waren, griff das Unternehmen eigenen Aussagen zufolge auf die H800-Modelle zurück – eine spezielle, für den chinesischen Markt konzipierte GPU. Doch auch diese unterliegt seit Oktober 2023 den US-Exportbeschränkungen. NVIDIA reagierte auf das Verbot mit der Einführung der H20-Chips. Diese dürften bald von Handelsverboten ebenfalls betroffen sein.

Doch Exportbeschränkungen erstreckten sich nicht auf Chip-Architekturen.

Einige Mitglieder des US-Kongresses äußerten im vergangenen Jahr Bedenken hinsichtlich der nationalen Sicherheit im Zusammenhang mit der Beteiligung chinesischer Unternehmen an der Entwicklung von RISC-V. Einige politische Entscheidungsträger befürchten, dass chinesische Unternehmen die RISC-V-Architektur nutzen könnten, um die US-Exportkontrollen zu umgehen – möglicherweise auch für Hochleistungs-Chips, selbst wenn RISC-V heute noch nicht vorrangig in solchen Chips Verwendung findet.

Industrielles Open Source

Führende Industrieunternehmen haben das Potenzial erkannt, das in der Flexibilität und den Anpassungsmöglichkeiten offener Architekturen wie RISC-V liegt. Durch maßgeschneiderte Lösungen können sie spezifische Anforderungen erfüllen, die mit marktüblichen Angeboten nicht abgedeckt werden. Aktuelle Lieferkettenprobleme und geopolitische Spannungen verstärken diesen Trend zusätzlich.

Siemens unterstützt die Entwicklung von RISC-V-basierten eingebetteten Systemen mit Nucleus ReadyStart. Diese Lösung bietet eine umfassende Entwicklungsumgebung für RISC-V-Architekturen und erleichtert die Implementierung in verschiedenen Anwendungen.

Auch Bosch engagiert sich aktiv im Bereich der offenen Architekturen und RISC-V-Technologie. Gemeinsam mit Infineon, Nordic Semiconductor, NXP Semiconductors und Qualcomm hat Bosch das Unternehmen Quintauris GmbH gegründet.

Bei Bosch sei man „überzeugt, dass Initiativen zur Förderung der RISC-V-Open-Spezifikationen den globalen Mobilitätsmarkt erheblich voranbringen werden“, so Jens Fabrowsky, Mitglied des Bereichsvorstands Automotive Electronics der Robert Bosch GmbH und verantwortlich für das Halbleitergeschäft. Quintauris werde „maßgeblich dazu beitragen, ein zuverlässiges und effizientes, EU-basiertes Halbleiter-Ökosystem aufzubauen.“

Quintauris zielt darauf ab, die Einführung von RISC-V weltweit voranzutreiben, indem es die Entwicklung kompatibler RISC-V-basierter Produkte ermöglicht, Referenzarchitekturen bereitstellt und branchenübergreifende Lösungen etabliert. Der anfängliche Fokus liegt auf dem Automobilsektor, mit geplanter Erweiterung auf mobile und IoT-Anwendungen.

Fazit

Open-Source-Architekturen versprechen eine größere Flexibilität der Anpassung an spezifische Anforderungen und bei der Wahl des Produktionsstandortes. Diese beiden Faktoren und der Wegfall von Lizenzgebühren können zu deutlichen Einsparungen führen. Während proprietäre Chips aufgrund aufwendiger Fertigungs- und Lizenzmodelle oft mit höheren Kosten einhergehen, bieten Open-Source-Architekturen eine kosteneffiziente Alternative – insbesondere für spezialisierte Anwendungen, in denen Anpassbarkeit und Kontrolle über das Design im Vordergrund stehen.

Doch Preise sind nicht alles. Der springende Punkt an quelloffenen Chips ist das innovationsfreundliche Zusammenspiel aus der hohen Anpassungsfähigkeit der Designs und der Befreiung vom Vendor-Lock-In. Quelloffene Chip-Architekturen – ob RISC-V, OpenPOWER oder OpenSPARC – und Initiativen wie die CHIPS Alliance fördern Transparenz und flexible Implementierungsmöglichkeiten. (mbf)

* Anna Kobylinska und Filipe Pereia Martins arbeiten für McKinley Denali, Inc., USA.

(ID:50337501)