Anbieter zum Thema

MES Electronic Connect GmbH & Co. KG

CTX Thermal Solutions GmbH

Padstacks korrekt dimensionieren: wahre Größe zeigt sich im Kleinen

Wie wird denn nun ein Padstack dimensioniert? Um zu einer Lösung zu kommen, die alle an der Prozeßkette beteiligten zufriedenstellt, müssen wir genaugenommen das Pferd von hinten aufzäumen.

Wir müssen zunächst die Abnahmekriterien des fertigen Produktes betrachten. Da gibt es für THT-Bausteine beispielsweise Forderungen an den Lotdurchstieg, die den Bohrdurchmesser mitbestimmen. Wir haben also den Pin-Durchmesser plus einen Freiraum, der es dem Lot erlaubt, am Pin hochzusteigen und so eine sichere Verbindung zu gewährleisten.

Bildergalerie

Jetzt befinden wir uns allerdings schon in den Tiefen der Prozeßtechnik. Genaugenommen müssen wir außer dem eigentlichen Lötverfahren (Wellenlöten, Selektiv-Löten, Through-Hole-Reflow, Handlöten) nicht nur die Eigenschaften des Lotes kennen, sondern auch das Materials die Wärmeleitfähigkeitsparameter des Bauteilpins, die Verarbeitungstemperatur, ja eigentlich das gesamte Fertigungsverfahren inklusive der Funktionsweise der Produktionsmaschinen.

Für viele Standardprodukte, wie doppelseitige Leiterplatten der Dicke 1.6 mm mit 17 µm oder 35 µm Basiskupfer oder auch 4- oder 6-Lagen-Multilayer mit einer Enddicke von 1.6 mm und mit 17 µm oder 35 µm Basiskupfer und maximal 2 Powerplanes, ist das als nicht ganz so kritisch zu betrachten.

Hier greift die Daumenregel „Pindurchmesser + 0.25 bis 0.4 mm = Nominal-Bohrdurchmesser“.

Für die automatische Bestückung axialer oder radialer Bauteile sollte die obere Toleranzgrenze verwendet werden.

Für Through-Hole-Reflow gilt als Faustformel „Pindurchmesser + 0.2 bis 0.3 mm = Nominal-Bohrdurchmesser“. Der „Durchmesser“ rechteckiger Pins wird über die Diagonale gemessen, anzuwenden ist die untere Toleranzgrenze.

Bei Grenztechnologien ist die Kommunikation mit der Baugruppenfertigung Voraussetzung

Wir bewegen uns aber immer weiter in Grenztechnologiebereiche hinein. Ein Beispiel sind hochlagige Multilayer mit vielen Masselagen, typisch für impedanzdefinierte Schaltungen. In solchen Fällen müssen selbst für die Dimensionierung eines einfachen THT-Padstacks präzise Prozeßparameter betrachtet werden, wie die Wärmeaufnahme und die Wärmedistribution in der Leiterplatte, um eine Vorhersage über den Lotdurchstieges treffen und damit den benötigten Bohrdurchmesser bestimmen zu können. Die Kommunikation mit dem Baugruppenproduzenten wird deshalb unerlässlich.

Eine weitere Forderung für Lötstellen ist die Lötflanke, die über Abnahmekriterien festgelegt ist. Für die Ausbildung einer korrekten Lötflanke wird eine ausreichende Padfläche, für THT-Lötstellen ein geschlossener Restring, benötigt. An dieser Stelle müssen wir zusätzlich zum Wissen um das Lötverhalten Kenntnis über die Toleranzen der Leiterplattenfertigung haben, um das Pad ausreichend groß dimensionieren zu können.

Sollten wir ausnahmsweise das Glück haben, dass Platz in unserem Design keine Rolle spielt (was in heutigen Designs eher unwahrscheinlich ist), könnten wir uns ja schlicht großzügig zeigen und frei nach dem Motto „viel hilft viel“ ein paar Zehntel mehr spendieren.

Leider wäre auch dies aber eher kontraproduktiv, denn bei zu großen Pads ist möglicherweise dann die Lotverteilung so unglücklich, dass keine korrekte Flanke ausgebildet wird. Wir müssen also auch hier Prozessparameter berücksichtigen.

Die Erfahrung hat jedoch gezeigt, dass beispielsweise für THT-Lötstellen die Dimensionierung des Restrings von umlaufend 0.3 mm üblicherweise für eine gute Lotflanke sorgt.

Bei Leadless Chip Carrier und OFN-Bauformen sind korrekte dimensionierte Padstacks ein Muss

Noch komplexer wird das Thema, wenn wir die Berechnung von SMD-Pads betrachten. Im Gegensatz zu den Lötstellen durchgesteckter Pins ist bei den SMD-Bauteilen neuester Generation (Leadless Chip Carrier, QFN, SON) nicht einmal mehr die äußerliche Begutachtung der Lötstelle möglich. Selbst wenn an der Außenkante des Bausteins noch ein Anschluss sichtbar ist, muss er nicht zwangsläufig benetzbar sein und demzufolge muss auch keine klassische Lötflanke ausgebildet werden.

Auch für BGAs und Flip Chips ist eine visuelle Inspektion der Lötstelle nur für die jeweils äußere Reihe möglich. Entweder müssen aufwendige Geräte und Techniken für die Inspektion der Lötstellen zum Einsatz kommen, was einen Kostentreiber darstellt, oder wir müssen schlicht darauf vertrauen, dass die Lötstellen in Ordnung sind. Dies ist nur mit korrekt dimensionierten und auf den Prozess abgestimmten Padstacks möglich. Eine Faustformel, wie früher häufig üblich („wir geben an den langen Seiten immer 4 Zehntel zu“) wird aller Voraussicht nach mindestens zu Schwierigkeiten bei der Verarbeitung führen, wenn nicht zu schlechten Lötergebnissen.

Orientierung gibt die Design-Richtlinie IPC-7351A

Nun kann nicht vorausgesetzt werden, dass jeder Designer jeden möglichen Prozess und jede Maschine auf dem Markt wie seine Westentasche kennt. Die tägliche Praxis ist daher, sich mit Daumenregeln, Richtlinien und nicht zuletzt den Vorschlägen auf den Datenblättern der Bauteilhersteller dem Optimum anzunähern. Leider lässt sich das, wie so Vieles in der Leiterplatten- und Baugruppentechnik, nicht prinzipiell in eine pauschale Formel gießen.

Versuche dazu hat es dennoch immer wieder gegeben. Angefangen mit der IPC-782, die den Ansatz über eine Art „Worst-Case-Scenario“ wählte, vereinfacht dargestellt war damit gemeint, daß die größtmögliche Toleranz des Bauteilanschlusses plus die größtmögliche Toleranz der Platzierung plus größtmögliche Fertigungstoleranz das Pad ergab.

Die Praxis hat gezeigt, dass dies oft viel zu große Pads ergab, was bei kleinen, massearmen Bauteilen zu größten Schwierigkeiten führte. Als Beispiel sei hier die vermehrte Neigung zu Tombstoning = „Grabsteineffekt“ genannt.

Eine deutliche Verbesserung der Prozessierbarkeit brachte die IPC-7350iger-Reihe. Die Toleranzbetrachtungen orientierten sich dort sehr viel näher an der Praxis. Der mit dieser Richtlinien-Reihe ausgelieferte kostenfreie Land-Pattern-Viewer gibt für eine Vielzahl von Standard-SMD-Bauteilen einen guten Anhaltspunkt für die Dimensionierung der SMD-Pads.

Dennoch empfiehlt es sich, speziell für Komponenten der Bauform 0402 (Metrisch 1005) und kleiner sowie QFN und andere Bausteine mit verdeckten Anschlüssen, mit dem Baugruppenproduzenten Rücksprache zu halten.

Nicht zuletzt bleiben noch die Empfehlungen der Bauteilhersteller selbst, die Datenblätter. Diese sollten allerdings nicht ungeprüft übernommen werden. Nicht selten finden sich darin zum Teil grobe Fehler in der Umrechnung zwischen Inch und Millimeter oder simple Zahlendreher. Ein Abgleich, beispielsweise mit der vorgenannten Richtlinie, gibt zumindest einen Anhaltspunkt, ob die angegebenen Maße Sinn machen.

Wer so viele Informationsquellen wie möglich nutzt, hat die größten Chancen, sich dem Optimum zu nähern.

Fazit

• Mit zunehmender Vielfalt der Löt- und Verbindungstechnologien und zunehmender Komplexität des Produkts sowie steigenden Anforderungen an die Zuverlässigkeit sowohl der Prozesse als auch der fertigen Baugruppen wird deutlich, dass nur eine umfangreiche und vertrauensvolle Kommunikation bereits im Vorfeld des Designs zielführend ist.

• Auch der Einkauf wird sich an den Gedanken gewöhnen müssen, dass die Entscheidung, wer welches Produkt wie fertigt, zukünftig nicht mehr im Nachhinein getroffen werden kann. Vielmehr ist diese Entscheidung bereits Bestandteil des Designprozesses und damit genau genommen Bestandteil des Produktes und muss somit zu Beginn des Designs festgelegt werden.

• Der Designer muss in jedem Fall in diesen Entscheidungsprozess eingebunden werden. Dies gilt in ganz besonderem Maße für kritische Produkte im grenztechnologischen Bereich.

• Ist die Entscheidung getroffen, wie und von wem das Produkt gefertigt wird, ist es Aufgabe des Designers, die Dimensionierung der Padstacks auf die Prozesse der Fertigung abzustimmen und feinzutunen.

Alle Teile der Beitragsreihe CAD-, Leiterplatten- und Baugruppentechnik

* *Jennifer Vincenz, im EDA-Software-Vertrieb bei der tecnotron elektronik GmbH tätig, ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 20 Jahren Berufserfahrung.

(ID:24137600)