Neues Sicherheitskonzept für Mikrocontroller

Anbieter zum Thema

Congatec_Standardlogo_PANTONE_1655C.jpg ()

Die fRMethodology ermöglichte es Yogitech, kritische Bereiche innerhalb des Mission-Cores zu identifizieren, womit sich dann ein Monitor-Core spezifizieren ließ, der die gleichen Befehle wie der Mission-Core ausführt und unnötige Operationen ausschließt. Der Prozess führte zur Implementierung eines diversifizierten, optimierten Monitor-Cores (fRCPU), der unnötigen Hardware-Overhead beseitigt, systematische Fehler verhindert und auch die Wahrscheinlichkeit von Fehlern gemeinsamer Ursache verringert. Die in die Toshiba-MCU implementierte fRCPU-Version ist für den ARM Cortex-M3 bestimmt und weist eine bis zu 58% kleinere Gatterzahl als die des Mission-Cores auf.

Laufzeitüberwachung und kurze Erkennungszeit

Die durch die fRCPU-Hardware garantierte Laufzeitüberwachung ermöglicht eine hohe Diagnoseabdeckung für kurzlebige Fehler, während die kurze Erkennungszeit (dank einer eigenen Schnittstelle zwischen dem ARM Cortex-M3 und der fRCPU) ausfallsichere Reaktionen erlaubt. Auf dem Chip befinden sich auch spezielle Funktionen, um latente Fehler zu vermeiden, z.B. ein Built-in Self Test von Überwachungsschaltkreisen oder eine „Scrub-and-Repair“-Funktion gegen Bit-Flips in Speichern.

Toshibas TSB-TC-SIL3/ASILD-Testchip steht zur Evaluierung bereit. Der Chip erhielt bereits den Technical Report I des TÜV SÜD zur funktionalen Sicherheit entsprechend IEC61508. Zusätzlich zu den gängigen Automotive-Peripheriefunktionen wie FlexRay und CAN erstreckt sich der Betriebstemperaturbereich von -40 bis 125 °C.

(ID:333458)