Halbleitertechnologie Minimierung des Energieverbrauchs auf Chipebene

Immer kompaktere Chip-Abmessungen führen zu Problemen mit der Leistungsaufnahme. CMOS-Prozess-Strukturen werden von 90 auf 65 nm und weniger reduziert – die Bauelementedichte auf den Chips erhöht sich. Dies führt zu einem unerwünschten Anstieg des statischen und dynamischen Energieverbrauchs. Spannungsskalierungsverfahren bekommen beides in den Griff.

Anbieter zum Thema

MES Electronic Connect GmbH & Co. KG

Treston Deutschland GmbH

Shanghai Yongming Electronic Co., Ltd.

Texas Instruments France SA

Texas Instruments Deutschland GmbH

Nach dem Moore‘schen Gesetz verdoppeln sich die Transistordichte und die Komplexität der Chips ca. alle 24 Monate. Proportional dazu erhöht sich auch die Leistungsfähigkeit integrierter Schaltungen. Die höhere Integration ermöglicht einen erweiterten Funktionsumfang auf gleicher oder sogar schrumpfender Fläche. Und das bei gleichzeitig steigender Taktgeschwindigkeit und sinkenden Kosten.

So wie andere Chiparten auch, die vom Moore‘schen Gesetz profitieren, ermöglichen DSPs viele neue Multimedia-Anwendungen (z.B. tragbare Media-Player, Smartphones und Geräte zur Bildwiedergabe). Infrastrukturanwendungen in den Bereichen Telekommunikation, drahtloser Übertragung und Netzwerktechnik profitieren von dieser Entwicklung gleichermaßen.

Bei modernen DSPs und Mikroprozessoren kommt CMOS-Technologie zum Einsatz. Im Vergleich zu anderen Techniken sind hier die Herstellung und Prozess-Skalierung einfacher. Außerdem bietet sie ein gutes Verhältnis zwischen Leistungsfähigkeit und Energieverbrauch. Die Skalierung weiterentwickelter Technologien ermöglicht eine größere Anzahl von Elementen und Funktionen auf gleicher Fläche, erhöht aber gleichzeitig auch den Energieverbrauch im Verhältnis zur Fläche (Leistungsdichte).

Die ständige Weiterentwicklung der Halbleitertechnologie führt dazu, dass die gegenwärtigen Strukturgrößen des 65-nm-CMOS-Technologieknotens weiter reduziert werden. Daher gewinnt der statische und dynamische Energieverbrauch auf dem Chip eine immer größere Bedeutung.

Statischer Energieverbrauch

Beim statischen Energieverbrauch handelt es sich um die Energie, die bei eingeschaltetem Baustein im Leerlaufzustand, d.h. ohne Schaltaktivitäten von Transistoren, abgegeben wird. Daher ist der statische Energieverbrauch unabhängig von Auslastung und sonstiger Nutzung. Den Hauptanteil des statischen Energieverbrauchs bildet der Leckstrom IL, der in den meisten Fällen durch die Art des Transistors einschließlich dessen physikalischer Abmessungen (Breite, Länge) sowie durch verschiedene Eigenschaften des Prozesses zur Siliziumherstellung (z.B. Dicke des Oxids, Dotierprofil) beeinflusst wird.

(ID:263742)