EMV High-Speed-Regeln beachten

Moderne EDA-Software wartet mit vielen „hilfsbereiten“ Assistenten auf, um den Weg für ein 100%iges Routing-Ergebnis zu ebnen. Erfüllt dieses Ergebnis die physikalischen...

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

unitel GmbH

Moderne EDA-Software wartet mit vielen „hilfsbereiten“ Assistenten auf, um den Weg für ein 100%iges Routing-Ergebnis zu ebnen. Erfüllt dieses Ergebnis die physikalischen Randbedingungen der Hardware hinsichtlich Stabilität und EMV? Tatsächlich kommt man ohne weitere tiefgreifende von Hand durchgeführte Optimierungen nicht zu den erhofften Ergebnissen. Im zweiten Teil unserer Serie schildern die Entwickler mit welchen Maßnahmen sich ein hoher Grad an Hardwarestabilität in Hochgeschwindigkeitsanwendungen erzielen lässt und welche Vorgehensweise sich beim Entflechten differenzieller Hochgeschwindigkeitssignale in der Praxis bewährt hat.

Das detaillierte Sichtbarmachen eines gedanklichen Bildes wird im Allgemeinen mit dem Begriff „Layout“, aus dem Englischen: Anlage oder Plan, umschrieben. Die Erweiterung zum Wortungetüm „Leiterplattenlayout“, auch „Leiterplattenentflechtung“, wirkt nahezu anheimelnd vertraut im Vergleich zur entkomprimierten Version: „Für die Träger elektronischer Schaltwerke (die Leiterplatte) ergibt sich zwecks Erstellung von Fertigungsdaten die Notwendigkeit, die im Schaltplan zwischen den Anschlüssen von aktiven und passiven elektronischen Bauelementen abgebildeten Verbindungen in eine auf eine gedruckte Schaltung aufzutragende geometrische Form zu bringen“.

So umständlich und subtil wie diese Formulierung verhält es sich mit der Bedienung vieler Leiterplattenentflechtungs-Softwarepakete. An allen Ecken und Enden lauern „hilfsbereite“ Assistenten um den Weg für ein 100%iges Routing-Ergebnis zu ebnen. Doch erfüllt dieses Ergebnis auch die physikalischen Randbedingungen der Hardware hinsichtlich Stabilität und EMV? Tatsächlich kommt man ohne weitere tiefgreifende per Hand durchgeführte Optimierungen nicht zu den erhofften Resultaten. Das an sich klare gedankliche Lösungsbild droht in den Überlegungen und Tricks völlig zu versumpfen, um Softwareklippen zu umschiffen und reichlich vorhandene, selten abschaltbare Software- assistenten in den Griff zu bekommen.

Die enorme Komplexität und damit Fehleranfälligkeit der Layout-Tools wird deshalb von vielen Herstellern mit dem Wunsch der Anwender begründet, dem Idealziel vom Knopfdruck-Design möglichst nahe zu kommen. Ein Ziel, dass infolge immer kürzerer Produktzyklen weiter denn je entfernt zu liegen scheint. Aus zeitlichen, folglich wirtschaftlichen Gründen reicht es nicht mehr aus, einige wenige Projektsegmente auszulagern. Es bedarf vielmehr einer wesentlich allgemeineren, interdisziplinären Konstellation von Spezialisten, Produktionsunternehmen und Dienstleistern.

Einer Gruppierung, die den Bogen von der Grundlagenforschung bis zur Produktion in enger Verzahnung überspannt. Die auch bereit ist, dieses Know-how in jeder Phase der Projektentwicklung in Form von praxisoptimierten Seminaren, begleitenden Beratungen oder kompletten Hardwareentwicklungen zur Verfügung zu stellen. Wer hier absolute Perfektion in allen Disziplinen erwartet, dem folgt die Enttäuschung auf dem Fuße.

Der zu tätigende Forschungs- und Entwicklungsumfang wäre infolge des unverhältnismäßig hohen Zeitaufwands nicht zu rechtfertigen und aus wirtschaftlichen Gründen schon gar nicht vertretbar. Dennoch lassen sich ein erstaunlich hoher Grad an Hardwarestabilität in Hochgeschwindigkeits-Anwendungen erreichen und die dafür notwendigen Lösungen vermitteln.Dem Stiefkind Leiterplattenlayout und -produktion widmen sich intensiv unsere Partner in dieser und den kommenden Folgen.

Differenzielle Hochgeschwindigkeitssignale entflechten

Die herkömmliche Methode für das Design von digitalen Schaltungen bedarf zusätzlicher neuer Techniken. Bedingt durch zunehmende Verkleinerung und immer höheren (Takt)-Geschwindigkeiten, gepaart mit rasch steigenden Verarbeitungsleistungen komplexer ICs sieht man sich als Layouter gefordert, seinen Schwerpunkt auf High-Speed-Designs und deren Regeln zu legen.Die Voraussetzungen, bis zu welcher Geschwindigkeit herkömmliche Signalstrukturen mittels gewohnter (Bus)-Staffelung oder entsprechende Leitungsführung im Layout umgesetzt werden können, sind im Wesentlichen durch die Anstiegs- (bzw. Abfall-) Zeiten und ihrer Leitungslängen im Layout bedingt.

Apropos Leitungslänge: In 1 ns überbrücken Signale auf Boards mit FR4-Basismaterial Leitungsdistanzen von ca. 15 bis 20 cm. Das bedeutet aber auch, dass der Signalwechsel von Low auf High bei obiger Anstiegszeit eben diese Strecke benötigt. Inzwischen sind jedoch schon ICs im Einsatz, die mit wesentlich höheren Flankensteilheiten operieren und entsprechend behandelt werden müssen.

Kontinuität der Leitungsimpedanz

Eine Leiterbahn kann man sich als Aneinanderreihung von ohmschen Widerständen, Induktivitäten und Kapazitäten vorstellen. Damit lassen sich ihre Eigenschaften bestimmen und Lösungswege für sich eventuell daraus ergebende Probleme erarbeiten.Von besonderer Bedeutung ist die Stärke der E-Feld- und H-Feld-Komponenten benachbarter Leiterbahnen hinsichtlich Abstrahlung und tolerierbarem Übersprechen.Leitungslängen, deren Werte ein Zehntel der Signalwechsellänge überschreiten, müssen als Transmissionsleitungen angesehen werden. Bei Flankensteilheiten von 1 ns betrifft das bereits Leiterbahnen von mehr als 1,5 cm Länge!Anordnungen mit einem Ausgang (Sender) und mehreren Eingängen (Empfänger) müssen deshalb Regeln und Geometrien zur Einhaltung der Kontinuität der Leitungsimpedanzen folgen.

Als Faustregeln (Auszug) lassen sich daraus ableiten:Ab Taktfrequenzen von 30 MHz aufwärts sind High-Speed-Regeln zu beachten: Das Printlayout muss bei Taktraten von 30 MHz bereits für Frequenzen von mindestens 150 MHz (5. Harmonische) ausgelegt werden. Bei Flankensteilheiten von 1 ns sind bereits High-Speed-Regeln zu beachten.(Pro ns legen Signale auf Leiterbahnen Wege von 15 bis 20 cm Länge zurück). Ohne breitbandig entkoppelte Stromversorgungslagen lassen sich High-Speed-Designs kaum EMV-gerecht realisieren und sind daher unbedingt mit einzuplanen. Bei steigenden Transfergeschwindig keiten gewinnen serielle Übertragungsverfahren rasch an Bedeutung.

Um die Qualität und die hohe Übertragungsgeschwindigkeit der Signale sicherzustellen werden hauptsächlich differenzielle Verfahren eingesetzt. Jeder Übertragungskanal besteht aus zwei Leitungen, man spricht dann von differenziellen Signalen (siehe Bild 1) zwischen den beiden Leitungen (LVDS = Low Voltage Differential Signals).

Regeln, um differenzielle Signale auf einem Layout zu realisieren

Um differenzielle Signale auf einem Layout zu realisieren, muss man zusätzliche Regeln beachten:Abstand der Leitungen zueinander (definiert die Impedanz zueinander).Abstand der Leitungen zur nächsten (GND-)Versorgungslage (definiert die Impedanz der Leitungen dorthin). Leiterbahnbreite (geht ebenfalls impedanzmäßig mit ein).Die Signal-Laufzeit auf dem jeweiligen LVDS-Paar, wenn mehrere LVDS-Kanäle die gleiche Laufzeit benötigen sollten (Zusammenführungslänge). Maximale ungekoppelte Länge des differenziellen Paares (Verkürzungsfaktor berücksichtigen).Mindestens der dreifache Innenabstand der zwei Leitungen des LVDS-Paares zum nächsten LVDS-Kanal. Phasentoleranz (siehe Bild 2 - siehe Heftseite) innerhalb des LVDS-Leitungspaares (ergibt die maximale Längendifferenz der beiden differenziellen Leitungen zueinander). Zwecks Vermeidung von Impedanzsprüngen keine Durchkontaktierungen setzen bzw. spontane Leiterbahnunterschiede (Verdickungen, Verjüngungen, speziell bei Steckeranbindungen) unterbinden. Wichtigste Regel: In der Praxis ist die perfekte Einhaltung aller genannten Punkte schlichtweg Illusion. Deshalb sind Kompromisse mit viel Erfahrung und Fingerspitzengefühl auszuloten.

Was leistet die Software wirklich?

In fast allen herkömmlichen Layoutsystemen hat man wenig bis gar keine Möglichkeit diese Regel-Bedingungen (Constraints) einfließen zu lassen. Einige Layoutpakete lassen sich hinsichtlich differenzieller Signale brauchbar parametrisieren, berücksichtigen oder geben jedoch diese Definitionen nicht, respektive nicht zufriedenstellend an ihre Router bzw. Routing-Editoren weiter.

Tipp, um High-Speed-Leiterplatten erfolgreich zu entflechten

Resultierend aus unserer Erfahrung empfiehlt sich für die erfolgreiche Entflechtung von Leiterplatten wie „meltemi“ und „CERO“ folgende Vorgehensweise: Zuerst muss der Lagenaufbau inklusive breitbandiger Stromversorgungsentkopplung (Abstände der Innenlagen zueinander) definiert werden, anschließend sind die LVDS-Leitungspaare (siehe Bild 3 - siehe Heftseite) händisch zu verlegen. Jeder so verlegte LVDS-Kanal muss sofort zu „Glued Tracks“ konvertiert werden. Das sind fixierte (glued = geklebte) Leiterbahnen, die nicht mehr von irgendeinem Teil des Layoutprogramms oder „verstockten“ Softwareassistenten geändert werden können. Den „Rest“ wie gewohnt unter Berücksichtigung der bereits besprochenen Regeln einfach hinterherrouten!

(ID:166097)