Große Teststrategien klein verpackt

Anbieter zum Thema

EBV Elektronik GmbH & Co. KG

MES Electronic Connect GmbH & Co. KG

ISH Ingenieursozietät GmbH

GÖPEL electronic GmbH

Neue Lösungsansätze für maximale Fehlerabdeckung

Dennoch bringt auch hier erst eine Kombination verschiedener Methoden in einem Tester den gewünschten Effekt der Maximierung der Fehlerabdeckung. Bisher mussten die dazu erforderlichen Instrumente in diskreter Form kombiniert werden, was unweigerlich mit größerem Integrationsaufwand und Kosten verbunden war. Neue Lösungsansätze treiben aber die Miniaturisierung auf diesem Gebiet deutlich voran.

Basierend auf einer mehr als 20-jährigen Erfahrung, speziell im Bereich des Boundary-Scan- und Funktionstests, hat Göpel electronic mit dem CION-LX [3] den ersten, per JTAG steuerbaren, Mixed-Signal-Tester-on-Chip (ToC) entwickelt [3]. Er wird in einer Mixed-Signal CMOS-Technologie gefertigt und ist in einem LGA116-Package integriert.

Zur Ansteuerung der Ressourcen per JTAG verfügt der Chip über eine erweiterte Registerarchitektur mit insgesamt sieben Datenregistern und einem 5-Bit-Instruktionsregister. Davon dienen drei Register ausschließlich der Steuerung der zusätzlichen Ressourcen. Die maximale TCK-Frequenz beträgt 100 MHz. Jeder der 32 Single-Ended-Kanäle bietet die Möglichkeit, sowohl Boundary-Scan-Operationen vorzunehmen als auch die Mixed-Signal-Ressourcen zu nutzen (Bild 3). Dabei kommt eine 2-Bit-Boundary-Scan-Zellarchitektur mit bidirektionalen Eigenschaften zum Einsatz. Jeder Kanal kann dadurch unabhängig als Input, Output oder Tri-State (Hotswap) geschaltet werden. Falls gewünscht, können die zusätzlichen Instrumente parallel zu den digitalen Boundary-Scan-I/O-Operationen eingesetzt werden.

Ergänzend zu den Single-Ended-Kanälen sind im CION-LX auch acht bidirektionale, differentielle Kanäle mit IEEE1149.6-Unterstützung integriert [3]. Bei diesen sind lediglich die digitalen Zusatzinstrumente nutzbar. Die Boundary-Scan-Zellarchitektur umfasst hier 4 Bit. Zur Verbesserung der Flexibilität kann das Interface in diversen Parametern wie Bias, Terminierung und wählbar auf CML oder LVDS programmiert werden.

Der ToC verfügt auch über eine Core-Logik. Sie enthält abhängig von der gewählten Betriebsart entweder ein 16-Bit-Register oder mehrere Buffer-Stufen. Der Baustein wird dadurch in einen parallelen Busbaustein verwandelt. Die Nutzung der Boundary-Scan-Strukturen, sowie der Mixed-Signal-Ressourcen ist auch hier gegeben. Allerdings kann der Zugriff in diesen Modi auch parallel und mit höherer Geschwindigkeit erfolgen. Die Universalität und die Applikationsbandbreite werden dadurch deutlich gesteigert.

Einsatzszenarien für den JTAG-Chip

Mit den gezeigten Eigenschaften und den zusätzlichen Betriebsmodi sind für den CION-LX viele Einsatzszenarien denkbar. Dazu zählen:

• Einsatz als rein seriell gesteuerter JTAG-Chip auf einem externen Testadapter,

• Einsatz als einfaches 16-Bit-Busregister mit erweiterter Boundary-Scan-Testability,

• Einsatz als doppelt getaktetes 16-Bit-Busregister mit erweiterter Boundary-Scan-Testability,

• Einsatz als 8-Kanal-Driver/Sensor-Interface für ATE-Pinelektronik,

• Einsatz als 16-Bit-Level-Shifter mit erweiterter Boundary-Scan-Testability,

• Einsatz als designintegrierter System-Monitor mit JTAG-Interface.

Zur Erweiterung der Kanalzahl können prinzipiell beliebig viele ToC zusammengeschaltet werden. Im seriellen JTAG-Betrieb geschieht dies durch einfache Kaskadierung, im Parallel-Mode durch Adressierung.

Über das Angebot des einzelnen Chips hinaus existieren einige vorkonfektionierte I/O-Module. Dazu zählt auch ein Evaluation Board. Es ermöglicht die Verifikation aller Features und Betriebs-Modi des CION-LX. Zusätzliche LEDs und ein integrierter Clock-Baustein bieten weitere Hilfestellungen.

(ID:43606414)