Ausdehnungskoeffizienten und Fehlermechanismen

Organische Leiterplatten sind aufgrund ihres Ausdehnungskoeffizienten (CTE) gut an gehäuste Komponenten wie QFP oder DIP angepasst. Die Bestückung von ungehäusten Halbleiterkomponenten wie Flip Chips ist dagegen kritisch zu bewerten. Auch keramische Chip-Kondensatoren sind (je nach Bauform) ebenfalls kritisch, da diese deutlich geringere Ausdehnungskoeffizienten haben.

DCB/DBC-Keramiken werden dagegen mit ungehäusten Leistungshalbleitern bestückt, wobei der geringere Ausdehnungskoeffizient des keramischen Grundmaterials zu einer besseren Anpassung der CTE zwischen Substrat und Bauelement führt. Die ungehäusten Leistungshalbleiter werden dann über Drahtbond-Technologie mit dem Substrat und den Anschlüssen verbunden. Aufgrund der Stromtragfähigkeit werden dazu Al-Dickdrähte mit 500 bis 600 µm Durchmesser verwendet.

Bildergalerie

Bildergalerie mit 11 Bildern

Der klassische Versagensfall bei bestückten Leiterplatten ist das Lötstellenversagen von fehlangepassten Bauelementen bei Temperaturwechselbeanspruchung. Bei der Leiterplatte selbst ist das Versagen von Durchkontaktierungen zu nennen, das durch die Anisotropie des CTE in x/y-Richtung im Vergleich zur z-Richtung hervorgerufen wird.

Der klassische Versagensfall bei den keramischen Baugruppen dagegen ist der Bondabheber vom Leistungshalbleiter, hervorgerufen durch die hohen Unterschiede der CTE zwischen Si (2,7 ppm/K) und Al- Bonddraht (24 ppm/K). Ein weiterer Mechanismus sind Muschelbrüche der Keramik, induziert durch die CTE–Unterschiede von Keramik (ca. 7 ppm/K) und Kupfer-Metallisierung (17 ppm/K).

Aus den genannten Gründen findet sich in den meisten leistungselektronischen Systemen auch eine Mischung aus keramischen Substraten und Leiterplatten, die über teilweise sehr anspruchsvolle und komplexe Aufbau- und Verbindungstechnologien miteinander kontaktiert werden. Dies wird mittels Drahtbonden, Steckverbindern, Löt- oder Schweißtechniken realisiert, wodurch man sich heute häufig anhand eines einzigen leistungselektronischen Systems über die komplette Welt der Aufbau- und Verbindungstechnologie informieren kann.

Die zentralen Anforderungen, die an optimierte Substrate für leistungselektronische Systeme gestellt werden, sind daher: Erhöhung der Stromtragfähigkeit, Optimierung der thermischen Leitfähigkeit, Erhöhung der Temperaturbeständigkeit, Verringerung der Systemkomplexität, Erhöhung der Systemzuverlässigkeit und schließlich Minimierung der Kosten.

Die Schweizer Electronic AG hat einen vielfältigen Baukasten entwickelt, der für jede Herausforderung eine optimale Lösung zur Verfügung stellt. Das Heavy Copper T² beispielsweise baut auf konventioneller Dickkupfer-Technologie auf. Bei der klassischen Dickkupfer-Technologie wird die Leiterplattenkonstruktion im Wesentlichen dadurch bestimmt, dass freigeätzte Bereiche mit einem hohen Harzvolumen gefüllt werden müssen, das während des Verpressvorgangs von den verwendeten Prepregs freigesetzt wird. Aufgrund des hohen Harzbedarfs müssen mehrere harzreiche Prepregs verwendet werden, die zu hohen Isolationsabständen zwischen der Außenlage und der Dickkupferinnenlage führen.

Dies bedeutet einerseits, dass Microvia-Technologien, also z.B. lasergebohrte Sacklöcher, aufgrund der hohen Isolationsdicken mit der Dickkupfertechnologie nicht in Einklang zu bringen waren. Außerdem erhöht die Isolationsdicke den thermischen Widerstand der Leiterplatte und verringert deren Zuverlässigkeit, da dickere Schaltungen bei thermischer Wechselbeanspruchung einen höheren Stress im Bereich der Durchkontaktierungen erfahren.

Die Technologie Heavy Copper T² überwindet diese Nachteile dadurch, dass in einem speziellen Fertigungsschritt die freigeätzten Bereiche der Dickkupferschaltung bereits mit Harz verfüllt werden. Im späteren Verpressschritt lassen sich also dünne Prepregs verwenden. Die hieraus resultierenden Vorteile sind geringere Gesamtdicke der Leiterplatte, geringere Abstände der Kupferlagen untereinander, erhöhte Zuverlässigkeit bei thermischer Wechselbeanspruchung, höhere thermische Leitfähigkeit des Aufbaus in z-Achse (through plane).

(ID:43531380)