Einfluss des m.n.-Formats auf die Qualität von PCB und Baugruppe

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

LA-LeiterplattenAkademie GmbH

Die Folgen von Datenversatz und Fehlbildern

Bei einem m.n.-Format von "2.3in" beträgt die Interpolation von CAD-Daten +,- 12,7 µm. Das erscheint ein geringer Wert zu sein, der vernachlässigt werden kann. Schließlich hat das ja die letzten Jahrzehnte anstandslos funktioniert. Warum also jetzt diese Probleme ? Nun, inzwischen werden Layouts im Grenzbereich konstruiert. Leiterplatten und Baugruppen sind hochwertige Präzisionsprodukte geworden. Ein Versatz zwischen den Daten für die Bildbearbeitung und den Daten für die mechanische Bearbeitung führt heute nicht nur zu Toleranzen zwischen den Arbeitsschritten zur Fertigung der Leiterplatte. Es ergeben sich auch unnötige Toleranzen zwischen der Leiterplatte und der Produktion der Baugruppe. Sogar die physikalische Funktion der Baugruppe kann drastisch in Mitleidenschaft gezogen werden.

Das klassische Interpolation betrifft die Passung zwischen Bohrung (= Mechanik) und Pad (= Leiterbild). Für Vias sind die Restringe inzwischen bereits minimal konstruiert, um beim Layouten eine möglichst hohe Verdrahtungsdichte erreichen zu können. Ein durch den Postprozess des CAD-Systems bedingter Versatz zwischen Via-Bohrung und Pad kann fatale Folgen haben. Wird die fertigungstechnisch zulässige Toleranz während der Leiterplattenfertigung bereits in Anspruch genommen, dann führt der datenbedingte Versatz dazu, dass die Bohrung außerhalb des Pads liegt. Das entspricht einer Reduzierung des Sicherheitsabstandes zu benachbarten Strukturen von maximal 12,7 µm. Bei HDI-Layouts mit 100 µm Strukturabstand entspricht das einer Reduzierung von 12,7%. Weil die Interpolation benachbarter Strukturen gegenläufig sein kann ('links' wird aufgerundet und 'rechts' wird abgerundet), sind auch Abstandreduzierungen von bis zu 25,4 µm oder 25,4% möglich (Bild 3).

Der Begriff „benachbarte Strukturen“ ist eine allgemeine Formulierung. Das können auch parallel verlaufende Leiterbahnen sein. Bei einer gegenläufigen Interpolation durch Abrunden einerseits und Aufrunden andererseits können die Leiterbahnen unerwartet nah zusammenrücken. Für einen guten Leiterplattenhersteller mag das fertigungstechnisch keine Komplikation bedeuten. Ein ungewolltes und in der Funktionssimulation nicht vorgesehenes Übersprechen (Crosstalk) kann jedoch zur Folge haben, dass die bestückte Baugruppe nicht die stabile Funktionssicherheit bietet, die von der Anwendung benötigt wird und die vom Konstrukteur auch korrekt vorausberechnet wurde.

Dass keineswegs nur Leiterplatten und Baugruppen in MFT (MicroFinelineTechnology) betroffen sind, zeigt die Analyse des Einflusses einer möglichen Interpolation auf die Varianz des Impedanzwertes bei differentieller Signalübertragung. In der Tabelle von Bild 4 ist für einen Abstand von 175-175-175 (= Leiterbahn-Leiterbahnabstand-Leiterbahn) bei einer Interpolation von +,- 10 µm eine Impedanzabweichung von 3,4 Ohm zu erwarten. Wohlgemerkt, nur auf Grund der Daten des CAD-Systems, es ist also noch gar kein Fertigungsschritt durchgeführt worden.

Wagen wir einen Blick in die nahe Zukunft, dann zeigt die Tabelle, dass für die gezeigte Geometrie bei einem Abstand von 75-75-75 der Impedanzwert um bis zu 9,6 Ohm abweicht. Das entspricht der heute insgesamt zulässigen Abweichung, die sich durch reale Fertigungstoleranzen ergeben darf.

Liegt die Interpolation über +,- 10 µm, dann die Abweichung bereits über der realen Fertigungstoleranz und das Produkt wäre bereits unbrauchbar, noch bevor überhaupt das erste Loch gebohrt oder die erste Leiterbahn geätzt worden wäre.

Fazit: Die richtige Koordinatenauflösung muss vom CAD-System kommen. Prüfen Sie am CAD-System die Einstellungen für den Postprozess. Stellen Sie alle Ausgabeformate einheitlich auf metrisch ein. Die technisch umsetzbare Auflösung beträgt 1 µm. Das sinnvolle und ideale m.n.-Format ist dann also "3.3mm".

* Arnold Wiemers, Mitinhaber der LA-LeiterplattenAkademie GmbH, Berlin.

(ID:32672610)