DSP-optimierte FPGAs und dedizierte Universal-DSPs im Vergleich

Anbieter zum Thema

Heitec AG

ISH Ingenieursozietät GmbH

SCHURTER AG

Lattice Semiconductor Corp.

FPGA inklusive DSP-Funktion

Ein sysDSP-Block unterstützt vier Funktionselemente in den drei Datenpfadbreiten 9, 18 und 36. Der Anwender wählt ein Funktionselement für einen DSP-Block aus und bestimmt dann Breite und Typ (mit/ohne Vorzeichen) seiner Operanden. Die Operanden in den sysDSP-Blöcken können vorzeichenbe-haftet oder vorzeichenlos sein, doch beides kann innerhalb eines Blocks nicht vermischt werden. Entsprechend lässt sich auch die Operandenbreiten innerhalb eines Blocks nicht mischen. Die Ressourcen in jedem sysDSP-Block lassen sich für die Unter-stützung der folgenden vier Elemente konfigurieren:

MULT (Multiplikation),

MAC (Multiplikation mit Akkumulation),

MULTADD (Multiplikation mit Addition/Subtraktion),

MULTADDSUM (Multiplika-tion mit Additions-/ Subtrakti-onssummierung).

Die Anzahl der in jedem Block verfügbaren Elemente hängt von der aus den drei verfügbaren Optionen (39, 318 und 336) gewählten Breite ab. Meh-rere dieser Elemente sind zwecks hochparalleler Implementierung von DSP-Funktionen verkettet.

Der sysDSP-Block verfügt in den Input-, Zwischen- und Outputstufen über eingebautes optionales Pipelining. Außerdem lassen sich Inputs je nach Bedarf parallel laden oder über das Array verschieben. Es stehen auch Optionen für die dynamische Umschaltung zwischen vorzeichenbehafteter und vorzeichenloser Arithmetik sowie Addition und Subtraktion zur Verfügung. Pipelining-Register, Summierung, Subtraktion und Akkumulation in den sysDSP-Blocks steigern deren Nutzwert noch.

In typischen Funktionen kommt es oft vor, dass Multiplikationen mit Addition, Subtraktion oder Akkumulation kombiniert werden müssen. Pipelining-Registers sind vom Konzept her zwar einfach, beanspruchen aber schnell beträchtliche Ressourcen, wenn sie auf breiten Datenpfaden implementiert werden. Dass der sysDSP-Block diese Funktionen implementieren kann, resultiert in niedrigerem Verbrauch von Universal-FPGA-Ressourcen und besserer Per-formance. Beide Faktoren führen unmittelbar zu niedrigeren Kosten, da die Entwickler in vielen Fällen kleinere Bausteine mit niedrigeren Geschwindigkeitsspezifikationen einsetzen können.

*Gordon Hands ist Manager Strategic Marketing bei Lattice Semiconductor, Hillsboro, Oregon.

(ID:207530)