DSP-optimierte FPGAs und dedizierte Universal-DSPs im Vergleich

Anbieter zum Thema

Heitec AG

ISH Ingenieursozietät GmbH

SCHURTER AG

Lattice Semiconductor Corp.

DSP-Spezialgebiet: Filterfunktionen

Viele Applikationen setzen Mixer für die Verschiebung der Frequenz eines Signals ein. Vom Konzept her könnte man zwar mit einem einzigen Multiplizierer auskommen, doch es hat mehrere Vorteile, die Zahlen in komplexer Form darzustellen. Meist erfolgt dies durch Repräsentation der Signale als I- und Q-Komponenten. Bild 4 zeigt einen Mixer, wie man ihn für die digitale Aufwärtswandlung verwenden würde.

Wie diese häufig vorkom-menden Funktionen illustrieren, bilden Multiplizierer, gefolgt von Addition, Subtraktion oder Akkumulation, den Kern der meisten DSP-Applikationen. DSP-Universalchips verbinden effiziente Implementierungen dieser Funktionen mit einem Mehrzweck-Mikroprozessor. Sie bestehen meist aus einem bis vier Multiplizierern. Der Prozessor sequenzialisiert die Daten und schickt sie durch die Multiplizier- und sonstigen Funktionen, wobei er die Zwischenergebnisse im Speicher oder in Akkumulatoren zwischenspeichert.

Die Geschwindigkeit lässt sich hauptsächlich durch Erhöhung der für die Multiplikation verwendeten Taktfrequenz steigern. Die typischen Taktfrequenzen liegen zwischen mehreren 10 MHz bis 1 GHz. Die in Millionen-Multiplizier-Akkumulationen (MMAC) pro Sekunde gemessene Geschwindigkeit liegt normalerweise zwischen 10 und 4000. Funktionen, die eine höhere Geschwindigkeit erfordern, müssen auf mehrere DSP-Module verteilt werden. Der Preis solcher Chips reicht von ein paar Dollar am unteren Ende des Leistungsspektrums bis zu mehreren Hundert Dollar im oberen Leistungsbereich. Der Vorteil bei diesem Ansatz ist die Möglichkeit, Algorithmen, die in einer problemorientierten Programmiersprache wie C geschrieben sind, direkt zu implementieren.

DSP-orientierte FPGAs

DSP-orientierte FPGAs bieten die Möglichkeit, auf dem Chip viele Funktionen parallel zu implementieren. Universell verwendbare Routing-, Logik- und Speicherressourcen werden verwendet, um die Funktionen zu verbinden, zusätzliche Funk-tionen auszuführen und Daten zu sequenzialisieren und, wenn nötig, zwischenzuspeichern. Einige elementarere Bausteine unterstützen nur das Multiplizieren, während alle anderen Funktionen in Logik konstruiert werden müssen. Anspruchsvollere Bausteine bieten Additions-, Subtraktions- und Akkumulatorfunktionen bereits als Bestandteil ihrer DSPs. FPGAs verfügen normlerweise über mehrere Dutzend Multiplizierelemente und arbeiten mit Taktfrequenzen von mehreren 100 MHz.

Mit den LatticeECP/EC-Bausteine können die Entwickler jetzt zwischen drei niedrigpreisigen FPGAs der aktuellen Generation wählen. Die Cyclone-FPGAs von Altera enthalten kein DSP-orientiertes Element, was es schwierig macht, größere DSP-Funktionen ohne erhebliche Beanspruchung der internen Ressourcen zu implementieren. Ebenso schwierig ist es auch, mit solchen Implementierungen hohe Leistungsfähigkeit zu erreichen. Allerdings wurde inzwischen Cyclone II angekündigt, der über eine Multiplizierfähigkeit verfügt. Die Spartan-3-Familie von Xilinx bietet elementare Multiplizierfähigkeiten. Das ist sicher besser, als ganz ohne DSP-Fähigkeit auskommen zu müssen, doch es müssen immer noch erhebliche FPGA-Ressourcen verbraucht werden, um die Addierer, Subtrahierer, Akkumulatoren und Pipeline-Register zu implementieren.

Der LatticeECP-DSP-Baustein wurde speziell für DSP-Applikationen konzipiert (Bild 5). Er besteht aus einer kostengünstigen FPGA-Struktur, verbunden mit vier bis zehn integrierten und optimierten sysDSP-Blöcken.

(ID:207530)