ITF 2025: Neue Impulse für KI-Chips und nachhaltige Innovation Die Elektronik der Zukunft ist energieeffizient, 3D-integriert, rekonfigurierbar – und global koordiniert

Anbieter zum Thema

Imec VZW

CSA Group Bayern GmbH

MicroConsult Academy GmbH

Schneider Electric GmbH

Auf der imec-Konferenz ITF 2025 legte Luc Van den hove neue Strategien für eine energiebewusste, skalierbare Strategie angesichts wachsender Rechenleistung im KI-Zeitalter dar. Der imec-CEO sprach über neue Ansätze zur 3D-Integration, die Bedeutung von Nachhaltigkeit in der Chipfertigung und Europas Rolle in der globalen Innovationsdynamik.

Im Rahmen seiner Eröffnungsrede zur ITF-Konferenz 2025 in Antwerpen betonte Luc Van den hove, CEO des belgischen Forschungsinstituts imec, die Notwendigkeit, Technologieentwicklung entschlossen voranzutreiben. Angesichts globaler Unsicherheiten – von geopolitischen Spannungen bis zum Klimawandel – sehe er in technologischer Innovation nicht nur eine Chance, sondern eine Pflicht zur Sicherung künftiger wirtschaftlicher Prosperität.

KI am Limit: Warum Energieeffizienz und flexible Hardware über den Fortschritt entscheiden

Ein zentrales Thema der Keynote war der Wandel von generativer hin zu „reasoning-based“ KI. Van den hove wies auf eine neue Generation von KI-Modellen hin, die künftig stärker auf Entscheidungsfindung und physische Interaktion ausgelegt sein werden. Dabei werde sich der Fokus von reinem Skalieren hin zu Heterogenität und Modularität verlagern. Große Modelle würden zunehmend durch spezialisierte, kombinierte Systeme ersetzt, in denen Sprach-, Wahrnehmungs- und Aktionsmodelle zusammenwirken.

Gleichzeitig kritisierte Van den hove die aktuelle Entwicklung: Trotz beachtlicher Fortschritte in KI-Modellen wie DeepSeek –einem Modell mit deutlich geringerem Energiebedarf – bleibe die Gesamtbilanz problematisch. Der Energiebedarf wachse weiter exponentiell - die Grenze des technisch machbaren stellt nicht die Rechenleistung neuer KI-Chips dar, sondern der hierfür notwendige Energiebedarf, der sich nicht im gleichen Maß skalieren lasse.

Mit dem Siegeszug generativer und reasoning-basierter KI-Modelle steigt der Energiebedarf in Rechenzentren rasant. Hochleistungs-GPUs, spezialisierte KI-Beschleuniger und die benötigte Infrastruktur verschlingen heute teils mehrere Hundert Watt pro Chip – mit einer Tendenz in Richtung Kilowatt-Bereich. Der Ausbau von KI-Workloads erfolgt häufig schneller als die Weiterentwicklung der Energieeffizienz, was zu massiven Lastspitzen und Infrastrukturengpässen führt.

Diese Entwicklung hat physikalische und wirtschaftliche Grenzen. Die Kühlung dicht gepackter KI-Systeme wird zum Nadelöhr, die Versorgungssicherheit vieler Standorte gerät unter Druck, und selbst Länder mit stabiler Netzstruktur stoßen an regulatorische oder ökologische Limits. Van den hove warnte deshalb vor einer „Energie-Kostenwand“, die den Fortschritt ausbremsen könnte, wenn es nicht gelingt, Rechenzentren durch neue Architekturen, effizientere Algorithmen und fortschrittliches Packaging deutlich sparsamer zu machen. Damit werde Energieeffizienz zur Schlüsselherausforderung zukünftiger Rechenarchitekturen.

Van den hove betonte, dass hierbei auch Flexibilität in der Hardware entscheidend werde. Aufgrund der hohen Innovationsgeschwindigkeit bei KI-Modellen sei es ineffizient, für jede neue Architektur spezialisierte ASICs zu entwickeln. Die Lösung sehe imec in „software-definierbaren Silizium-Plattformen“ und rekonfigurierbaren Architekturen – eine Art „FPGA auf Steroiden“, wie Van den hove es formulierte.

„CMOS 2.0“: 3D-Stacking löst planare 2D-Chips mit neuen Ansätzen ab

Ein zentrales Schwerpunktthema der diesjährigen ITF war die Weiterentwicklung der 3D-Elektronik. imec setzt dabei auf eine mehrstufige Strategie: Zunächst sollen Transistoren vertikal gestapelt werden – etwa im CLEC-Konzept, bei dem N- und P-FETs direkt übereinander angeordnet sind. Ergänzend dazu werden komplette Chipfunktionen in mehreren Schichten übereinandergelegt, sodass sich spezialisierte Layer für Logik, Speicher oder I/O separat optimieren lassen. Das Ergebnis ist eine neue Generation von Systemen, die Van den hove unter dem Begriff „CMOS 2.0“ einordnet.

Darüber hinaus wird an der großflächigen Kombination solcher 3D-Strukturen über heterogene Integrationstechniken gearbeitet – also dem Verbund mehrerer Chiplets auf einem gemeinsamen Interposer. Künftig sollen dabei aktive Silizium-Photonik-Interposer mit integrierten Lasern eingesetzt werden, um Bandbreiten im Terabit-Bereich zwischen den Modulen zu ermöglichen. Ziel ist die Umsetzung von modularen Supercomputern, die nicht auf monolithische Dies angewiesen sind, sondern durch Chiplet-Baukastenprinzipien flexibel skaliert werden können.

Besonders herausfordernd ist dabei das Wärmemanagement. Komplexe, übereinandergestapelte Strukturen führen zu Hotspots, die mit konventionellen Kühllösungen kaum beherrschbar sind. imec untersucht deshalb unter anderem Flüssigkühlung durch direkte Tauchverfahren („liquid immersion“) sowie thermisch optimierte Schichtdesigns mit integrierten Heatspreadern. Entscheidend ist dabei eine frühzeitige Co-Optimierung von Architektur, Layout und Packaging, um thermische Effizienz als festen Bestandteil der Designstrategie zu verankern – nicht als nachträgliches Problem.

Die Konsequenz dieser Entwicklungen ist ein Paradigmenwechsel im Chipdesign. Weg vom traditionellen 2D-Layout hin zu einer echten dreidimensionalen Systemarchitektur. Van den hove sieht hierin die Chance, nicht nur Leistung und Effizienz zu steigern, sondern auch neue Denkweisen für funktionale Blöcke zu etablieren – etwa rekonfigurierbare Superzellen, die Logik und Speicher intelligent kombinieren und sich softwareseitig anpassen lassen. Dieses Designmodell soll Van den hove zufolge die nächste Welle rekonfigurierbarer Elektroniksysteme einläuten.

Neue Herausforderungen an Speichertechnologien

Besondere Aufmerksamkeit widmete Van den hove der Speicherproblematik. Neue Lösungen wie vertikale Racetrack-Memory und die Integration von Compute in Memory-Strukturen („HDR Memory“) sollen Datenbewegungen minimieren und Leistung sowie Effizienz steigern. Optische Interconnects mit integrierten Lasern auf dem Interposer sollen Terabit-Verbindungen zwischen Chiplets ermöglichen – ein zentraler Baustein für den Aufbau hochskalierbarer, energieeffizienter Rechensysteme.

Darüber hinaus arbeitet imec an der Integration neuartiger Speichertypen wie ferroelektrischer und kinetischer Speicher, die sich direkt auf Logikeinheiten stapeln lassen. Ziel ist eine Speicherhierarchie, die nicht nur dichter, sondern auch anwendungsorientierter gestaltet ist. Dabei spielt die Möglichkeit zur Co-Integration von Recheneinheiten innerhalb der Speicherstapel eine entscheidende Rolle – etwa zur Vorverarbeitung großer Datenmengen direkt in der Nähe des Speicherorts.

Langfristig, so Van den hove, werde man nicht umhinkommen, Speicherarchitekturen radikal neu zu denken. Im Fokus stehen dabei softwaredefinierbare Speichersysteme mit intelligenter Lastverteilung, adaptiver Replizierung und latenzsensitiver Datenmigration. Diese Systeme könnten helfen, die Speicherengpässe komplexer KI-Workloads zu bewältigen und gleichzeitig den Energiebedarf massiv zu senken. Im Verbund mit photonischen Interconnects – „Laser-on-Silicon“ – könnten solche Plattformen die Grundlage für eine neue Generation verteilter KI-Rechenzentren bilden – hocheffizient, skalierbar und auf künftige Workload-Heterogenität ausgelegt.

Auch Quantentechnologien bleiben im imec-Fokus. Ziel sei es, skalierbare Qubit-Arrays mit industrietauglichen Prozessen zu realisieren. Mit 300-mm-Wafer-Kompatibilität und standardisierten EDA-Tools sieht imec einen klaren Weg zur Miniaturisierung von Rechenzentren auf Schuhkartongröße – bei 100-facher Energieeinsparung.

Im Automotive-Bereich treibt imec die Entwicklung energieeffizienter, chipbasierter Recheneinheiten für autonomes Fahren voran. Sensorfusion, Radar-Integration und skalierbare Chiplet-Designs stehen dabei im Zentrum. Ein neues Designzentrum in Baden-Württemberg soll die europäische Fahrzeugindustrie in dieser Transformation gezielt unterstützen.

Die Zukunft der Elektronik muss nachhaltig sein

Auch zum Thema Nachhaltigkeit nahm Van den hove ausführlich Stellung. Neben der Reduktion des Energieverbrauchs beim Betrieb von Rechenzentren steht insbesondere die Minimierung der CO₂-Bilanz in der Halbleiterfertigung im Fokus. Mit Partnern aus der gesamten Wertschöpfungskette – von Materiallieferanten über Tool-Hersteller bis hin zu Fabless- und Systemunternehmen – verfolgt imec einen ganzheitlichen Ansatz zur Prozessoptimierung. Ziel sei es, nicht nur energieeffizientere Chips zu bauen, sondern auch die Materialkreisläufe nachhaltiger zu gestalten. Eine wichtige Rolle spielt dabei die frühzeitige Auswahl alternativer Materialien sowie das Lifecycle-Management kritischer Prozesschemikalien.

Konkret arbeitet imec gemeinsam mit Industriepartnern an der Substitution umweltkritischer Substanzen wie PFAS und an Verfahren zur Reduktion energieintensiver Prozessschritte. Parallel werden geschlossene Wasserkreisläufe, Wärmerückgewinnungssysteme und der Einsatz erneuerbarer Energien vorangetrieben. Das unternehmenseigene SSTS-Programm (Sustainable Semiconductor Technology and Systems) koordiniert dazu übergreifende Projekte mit hoher Industriesichtbarkeit. Van den hove betonte, dass Nachhaltigkeit kein nachgelagerter Faktor mehr sein dürfe – sie müsse integraler Bestandteil jedes frühen Forschungsschritts werden.

Nur durch enge Zusammenarbeit könne Europa sich auf dem Elektronikmarkt behaupten

Auch zur Rolle internationaler Zusammenarbeit bezog Van den hove klar Stellung. Die zunehmende Fragmentierung globaler Lieferketten und politische Spannungen dürften nicht zu einem Rückzug ins Nationale führen. Stattdessen brauche es mehr denn je ein offenes Innovationsmodell, das auf weltweiter Spezialisierung und komplementären Kompetenzen basiert. imec verstehe sich hier als aktiver Brückenbauer – zwischen den USA, Europa und Asien, zwischen Grundlagenforschung und industrieller Umsetzung.

Die neue Innovationsdynamik in Feldern wie KI, Quantencomputing und bioelektronische Systeme sei laut Van den hove so komplex, dass kein einzelnes Land oder Unternehmen die Herausforderungen allein bewältigen könne. Durch dezentrale, aber koordinierte Hubs – etwa in Belgien, Spanien oder Deutschland – will imec regionale Stärke mit globaler Vernetzung verbinden. Nur so lasse sich die technologische Souveränität Europas auf eine tragfähige, offene Basis stellen. (sg)

(ID:50430877)