Anbieter zum Thema

Fachverband Elektronik- Design (FED) e.V.

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Eurocircuits GmbH

Nächster Sprecher ist Norbert Löhr von der FlowCAD EDA-Software Vertriebs GmbH. Er war in seiner beruflichen Laufbahn für den CAD Flow an einem größeren Standort der Siemens AG verantwortlich. Dazu gehörte das Erarbeiten von sicheren Technologien und technischen Vorgaben im Bereich der Luft- und Kriechstrecke. Dann wechselte er vom Anwender zur Applikation, zunächst bei der Firma Innoveda und seit 2005 bei FlowCAD GmbH. Seine Schwerpunkte sind neben der Zuverlässigkeitsberechnung und Testabdeckung auch 3D-Lösungen, wie Starrflexible Leiterplatten in 3D Faltung, Luft- und Kriechstrecken-Berechnung und die 3D-Kollisionsüberprüfung im mechanischen Umfeld.

Wer Luft- und Kriechstrecken keine Beachtung schenkt, den kann der Schlag treffen!

In diesem Vortrag geht es um die Herausforderungen, die auftreten, wenn Luft- und Kriechstrecken beachtet werden müssen. Bei komplexeren und miniaturisierten Schaltungen wird eine manuelle Prüfung mit unterschiedlichen Spannungsklassen schnell sehr aufwendig und fehlerträchtig. Gerade in Bereichen des Explosionsschutzes (ATEX) ist eine Überprüfung der technischen Vorgaben unabdingbar. Auch der Gesetzgeber hat zu diesem wichtigen Punkt weitergehende Vorschriften erlassen.

Ganz besonders brisant wird das Thema, da der Gesetzgeber zwar die Mittel und Wege der Prüfung freilässt, aber gleichzeitig vorschreibt, dass die Prüfung mit allen technisch vorhandenen Möglichkeiten erfolgen muss. Mit dem Luft- und Kriechstreckenmodul in Nextra steht ein System zur Verfügung, das eine regelbasierende geometrische Abstandsuntersuchung in einer gemeinsamen e/m CAD-Datenbasis ermöglicht.

Als nächster spricht Dipl.-Ing. Roland Schönholz von der ISOLA GmbH. Nach seinem Studium der Werkstofftechnik arbeitete er im Bereich Forschung der VSG Krupp Essen. Weitere Stationen waren: Leiter des Qualitätslabors, Leiter Engineering und Arbeitsvorbereitung bei ppe. Von 2003 – 2012 war er in unterschiedlichen leitenden Funktionen bei Würth Elektronik tätig. Seit 2012 zeichnet er als OEM Marketing Manager beim Leiterplatten-Basismaterialhersteller ISOA GmbH verantwortlich.

Vom Basismaterial zum Multilayer

Die Vielfalt der Basismaterialien hat in den vergangenen Jahren sehr stark zugenommen. Hintergrund sind die steigenden Anforderungen an elektronische Baugruppen. Seien es höhere Temperaturen, schnellere Signalgeschwindigkeiten oder die thermische Zyklenbeständigkeit. Die richtige Auswahl des Basismaterials entscheidet darüber, ob eine Applikation im Einsatz den Anforderungen gerecht wird.

Der Vortrag geht ein auf: Basismaterialauswahl: Standard FR4 oder Hoch Tg?, Gefüllt oder nicht gefüllt, was bedeutet das? Welche Auswirkungen hat es? Cu-Schichtdicken: Oz oder μm, wie dick ist das Kupfer nachher wirklich? Glasgewebetypen, Kennzahlen: CTE, Tg, T260, T288. Wie werden sie ermittelt und was sagen sie aus? Multilayeraufbau, sinnvolle Vorgehensweise und Möglichkeiten sowie auf Definitionen nach IPC 4101.

Das Finale der Vortragsreihe übernimmt Rainer Taube von der TAUBE ELECTRONIC GmbH. Er gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er blickt auf über 30 Jahre Erfahrung Fertigung von Leiterplatten-Design, Leiterplatten und Baugruppen zurück. Aufgrund seines geschätzten Fachwissens arbeitet Herr Taube in zahlreichen nationalen und internationalen Fachgremien mit und ist Vorstandsmitglied im FED.

Fehlervermeidung beim Einsatz von μComponents

Bottom Termination Components nach IPC-7093 sind die am schnellsten wachsende Bauteilfamilie und 500 μm ist inzwischen ein Standard-Rasterabstand für die Bauteilanschlüsse. Aufgrund vieler Gehäusevarianten und der teilweise extremen Größenunterschiede von Entwärmungsflächen und Signalanschlüssen ist eine fundamentale Kenntnis der Verarbeitungsrisiken die Voraussetzung für fehlerfreie und sicher zu verarbeitende Leiterplattendesigns. Der Vortrag zeigt die Risiken der Gehäusevarianten auf, gibt Hinweise für die Dimensionierung von Anschlussflächen und präsentiert neue Erfahrungen für die Voidminimierung in den Lötstellen von Entwärmungsflächen durch Optionen im Leiterplattendesign.

Alle weiteren Informationen zum 5. PCB-Designer-Tag am 20. Mai in Würzburg finden Sie unter www.pcbdesigner-tag.de.

(ID:42605180)