Neue Version der Datenschnittstelle CXL 3.0: Schneller und intelligenter speichern mit Compute Express Link

Anbieter zum Thema

Intel Deutschland GmbH

Schneider Electric GmbH

Syslogic GmbH

congatec GmbH

Das CXL-Konsortium hat die dritte Iterationsstufe der Hochgeschwindigkeits-Datenschnittstelle „Compute Express Link“, kurz CXL, vorgestellt. Nach Ansicht des Standardisierungsgremiums lassen sich damit Engpässe beseitigen, die bisher die Rechenleistung in Datacentern bremsen. Passend dazu hat Intel erste FPGAs vorgestellt, die CXL unterstützen.

Das CXL-Konsortium hat die 3.0-Version des Schnittstellenstandards Compute Express Link (CXL) angekündigt. Cloud-Anbieter und Chip-Hersteller haben bereits ihre Unterstützung signalisiert. So geht nun „OpenCAPI“, ein von IBM unterstützter Interconnect-Standard, in dem CXL-Konsortium auf. „Gen-Z“ war dieses Schicksal schon 2020 beschieden.

Compute Express Link (CXL) ist ein offener Standard für Hochgeschwindigkeitsverbindungen zwischen Zentralrecheneinheiten (CPU) und Peripherie sowie zwischen CPU und Speicher. Die Version 1.0 der CXL-Spezifikation wurde im Jahr 2019 veröffentlicht. Die Version 2.0 unterstützte bald PCIe 5.0, das etwa in „Intel Sapphire Rapids“ und „Nvidia Hopper“ sowie „AMD Genoa“ zu finden ist. CXL 3.0- basiert mit seinen bis zu 64 Gigatransfers pro Sekunde auf PCIe 6.0, das im Januar dieses Jahres fertiggestellt wurde.

Wie die Vorgängerversion CXL 2.0 spezifiziert die jüngste Variante die Kommunikationsverbindung – Bandbreite und Kapazität – zwischen Chips, Arbeitsspeichern und Storage-Systemen, ist aber doppelt so schnell. Zudem bietet CXL 3.0 auch Verbesserungen für eine gemeinsame Nutzung von Rechenressourcen, etwa für Anwendungen der Künstlichen Intelligenz. Als Highlights zählt das CXL-Konsortium Folgendes auf:

• Fabric-Fähigkeiten
  - Unterstützung für Multi-headed und Fabric Attached Devices
  - verbessertes Fabric-Management
  - zusammensetzbare, disaggregierte Infrastruktur

• Skalierbarkeit und besserte Ressourcennutzung
  - verbessertes Speicher-Pooling
  - mehrstufiges Switching
  - verbesserte Kohärenzfunktionen
  - erweiterte Softwarefunktionen

• Verdoppelung der Bandbreite auf 64GTs

• keine zusätzliche Latenzzeit gegenüber CXL 2.0

• vollständige Abwärtskompatibilität mit CXL 2.0, CXL 1.1 und CXL 1.0

Generell könnten also Rechen-, Speicher- und Storage-Ressourcen besser, will heißen granularer, verwaltet werden, so die Protagonisten. Außerdem lassen sich auch Chips, Speicher und Arbeitsspeicher miteinander verbinden, die sich an entfernt an anderen Orten befinden. Das erlaubt diverse Rechenzentren zu einem einziges riesigen System zu verbinden.

Siamak Tavallaei, Präsident des CXL-Konsortiums, erläutert: „Moderne Rechenzentren benötigen heterogene und zusammensetzbare Architekturen, um rechenintensive Arbeitslasten für Anwendungen wie künstliche Intelligenz und maschinelles Lernen zu unterstützen - und wir entwickeln die CXL-Technologie weiter, um die Anforderungen der Branche zu erfüllen. Die von unseren engagierten technischen Arbeitsgruppenmitgliedern entwickelte CXL 3.0-Spezifikation wird neue Nutzungsmodelle in einer zusammensetzbaren disaggregierten Infrastruktur ermöglichen.“

Die Zusammenlegung und Zuweisung von Speicherressourcen wird von einer Software mit der Bezeichnung „Fabric Manager“ verwaltet. Die Software ist überall im System oder auf den Hosts eingesetzbar, um den Speicher zu kontrollieren und zuzuweisen. Kurt Lender, Mitglied im CXL-Konsortium-Vorstand und Senior Ecosystem Enabling Manager der Data Center Group bei Intel, fügt hinzu: „Und jetzt kann man mit der ... Fabric-Technologie, die wir mit CXL 3.0 eingeführt haben, tatsächlich über Racks hinweg gehen, System zusammensetzen oder auseinander dividieren.“

Die Verbesserungen in CXL 3.0 bieten also im Vergleich zu früheren Spezifikationen mehr Flexibilität und Optionen beim Umschalten von Ressourcen. Normalerweise verfügen Server über eine CPU, einen Speicher. Zudem können Eingabe und Ausgabe-Mechanismus begrenzt sein. In einer disaggregierten Infrastruktur lässt sich über ein CXL-Protokoll ein Kabel zu einem separaten Speicherfach führen, ohne sich auf den DDR-Bus zu verlassen. So lassen sich auf der Rack-Ebene CPU- oder Speicherfächer als separate Systeme einrichten.

Mit CXL 3.0 bekommen Kunden unter Umständen auch das Problem der Überprovisionierung vor allem beim Storage in den Griff; denn sie haben die Möglichkeit, Ressourcen von einem Knoten zu einem anderen zu verschieben. Sie können besser denn je ihre Systeme wachsen lassen und sie über eine Fabric und CXL miteinander verbinden. Dabei bieten das 3.0er Protokoll mehr Kanäle und Ressourcen für neue Arten von Datacenter-Chips wie SmartNICs, FPGAs und IPUs. Es kann bis zu 4.096 Knoten unterstützen.

Versal Premium: Neues Xilinx-SoC für Netzwerk- und Cloud-Beschleunigung

Die Beschleunigung

CXL 3.0 ermöglicht Peer-to-Peer-Verbindungen zwischen Knoten und Endpunkten in einer einzigen Domäne. Dadurch wird quasi eine Mauer errichtet, in der sich der Datenverkehr isolieren lässt, so dass er nur zwischen miteinander verbundenen Knoten fließt. Dies ermöglicht zugleich eine schnellere Datenübertragung von Beschleuniger zu Beschleuniger oder von Gerät zu Gerät., denn die Informationen müssen nicht mehr über eine CPU laufen, können stattdessen direkt von Akzelerator zu Akzelerator laufen. Trotzdem ‚wisse‘ der Hauptprozessor, was vor sich gehe und sei kohärent, erläutert Lender.

Trotz des Fortschritts, den die CXL-Version 3.0 bringen wird, könnte es noch zwei bis vier Jahre dauern, bis Anbieter CXL 3.0-Produkte auf den Markt bringen. Denn erst einmal müssen die CPUs den neuen Standard beherrschen. Intel hat gerade einmal die Unterstützung für CXL 1.1 in seine Sapphire Rapids-Chip integriert. Und die werden voraussichtlich erst in diesem Jahr in großen Stückzahlen ausgeliefert.

Programmierbare Logik

Intel Innovation 2022: Erste Intel-FPGAs mit Funk-Frontend, PCIe 5.0 und CXL

Erstveröffentlichung auf unserem Partnerportal Datacenter Insider.

(ID:48662567)