Halbleiterfertigung Applied Materials öffnet der Halbleiterei die Tür zur Nanowelt

Applied Materials präsentierte auf der Semicon West 2011 in San Francisco acht Produktneuheiten, mit denen die Halbleiterindustrie in Strukturgrößen von wenigen Nanometern vordringen kann. Im Mittelpunkt stehen Fertigungssysteme, die es ermöglichen Transistoren und Leiterbahnen dichter als bisher zu integrieren.

Anbieter zum Thema

FAULHABER Antriebssysteme

ROHM Semiconductor GmbH

Apacer Technology B.V.

Immer kompakter und kleiner werden elektronische Bauteile, die in der Halbleiterindustrie auf Siliziumwafer integriert werden. Bei Strukturgrößen von wenigen Nanometern sind es physikalische Naturphänomene, die die Integration von Transistoren auf dem Mikrochip erschweren oder ganz verhindern. Applied Materials hat auf der Semicon West in San Francisco mit insgesamt acht Neuvorstellungen die Tür in die Nanowelt der Halbleiter geöffnet.

„Die Gesetze der Physik stehen dem Wunsch nach immer kleineren und schnelleren Mikrochips im Wege, aber wir ermöglichen es unseren Kunden, mit neuen Verfahren die Grenzen der Physik besser auszuloten. Mit unseren Innovationen gelingt es der Halbleiterindustrie, auf atomarer Ebene elektronische Bauteile präzise und leistungsfähig auf Siliziumwafer zu integrieren", sagt Alois Brandner, President Applied Materials Deutschland.

Atomares Legospiel entwickelt

Bei Strukturgrößen von weniger als 22 Nanometern wird die Integration von Transistoren auf Siliziumwafern zum mikroskopischen Legospiel. Die Struktur einer dielektrischen Isolationsschicht ist in diesen Dimensionen so dünn, dass sie Atom für Atom aufgebaut werden muss. Um dies zu erreichen, hat Applied Materials mit dem System Applied Centura Integrated Gate Stack ein Verfahren entwickelt, das als ALD-Technologie (Atomic Layer Deposition) bekannt ist.

Mit ALD lassen sich ultradünne Schichten auf Basis des Elements Hafnium aufbauen, die weniger als zwei Nanometer dick sind. Durchgeführt im absoluten Vakuum schützt dieses Verfahren davor, dass der Siliziumwafer mit Luftmolekülen verunreinigt wird. Untersuchungen haben gezeigt, dass das Vakuumverfahren nicht nur die Qualität der Transistoren verbessert, sondern auch deren Schaltspannung um 40 Prozent senkt, was zu schnelleren und effizienteren Mikrochips führt.

DRAM-Speichern Tempo machen

Mit den drei Systemen Applied Centura DPN HD, Endura HAR Cobalt PVD und Endura Versa XLR lassen sich hochwertige, schnelle und energiesparende DRAM-Speicherchips (Dynamic Random Access Memory) fertigen. Die Geschwindigkeit von DRAMs, die im Wesentlichen aus Kondensatoren und Transistoren bestehen, entscheidet darüber, wie leistungsfähig Mikroprozessoren sind. Bisher konnten im 20-Nanometer-Bereich die DRAM-Geschwindigkeiten nicht Schritt halten mit den Entwicklungen der Mikroprozessoren.

Applied ist es nun gelungen, mit einem weiterentwickelten System die Zugriffszeiten auf gespeicherten Daten der DRAMs zu verkürzen. Im Mittelpunkt des Verfahrens steht der Einbau von Stickstoffatomen in den Gate-Isolator, um dessen elektrische Eigenschaften zu verbessern. Zudem wird bei der Integration der Transistoren Cobalt statt Titan verwendet, was deren Schaltgeschwindigkeit erhöht und den Energieverbrauch senkt. Und über ein verbessertes thermisches Verdampfen lässt sich der spezifische Widerstand am Gate Stack um 20 Prozent verringern.

Störungsfreie Leiterbahnen mit low-k

Je kleiner die elektronischen Bauteile auf einem Siliziumwafer sind, desto geringer sind auch die Abstände zwischen den unterschiedlichen Leiterbahnschichten. Dadurch erhöhen sich die negativen Effekte der so genannten parasitären Kapazität, bei der zwei Leiterbahnen wie ein Kondensator wirken und die Qualität der integrierten Schaltkreise verschlechtern. Mit einem so genannten Low-k-Dielektrikum können die kapazitären Störungen minimiert werden. Applied Materials hat auf der Semicon West das System Producer Black Diamond 3 vorgestellt, um Ultra-Low-k-Schichten mit einheitlicher Porosität und Strukturgrößen unter 22 Nanometer zu fertigen.

Mit der verbesserten UV-Technologie von Applied Producer Nanocure wird der Härtungsprozess dieser Schichten um etwa 40 Prozent beschleunigt. Die daraus resultierende Isolierschicht mit einem k-Wert von 2,2 verfügt über eine höhere mechanische Belastbarkeit und verhindert auf dem Mikrochip selbst im Nanometerbereich ungewollte Verbindungen zwischen den unterschiedlichen Elektronikbauteilen.

Wafer mit RTP doppelseitig erhitzen

Für das so genannte Rapid Thermal Processing (RTP) hat Applied Materials das System Vantage Vulcan RTP mit neuen Funktionen ausgestattet. In Zukunft wird nicht nur die Vorderseite von Siliziumwafer erhitzt, um Transistoren zu integrieren, sondern auch deren Rückseite. Durch dieses Verfahren können Chiphersteller selbst Transistoren mit Strukturgrößen von weniger als 28 Nanometern und in einheitlicher Qualität auf Mikrochips packen. Zudem senkt dieser Prozess den Energieverbrauch: Pro System und Jahr wird mit diesem RTP-Verfahren die gleiche Menge an CO2-Emission eingespart, die durchschnittlich vier Mittelklassewagen ausstoßen.

„Komplettiert wird unser Innovationsreigen durch das weiter entwickelten System Applied Reflexion GT, das über einen chemisch-mechanischen Polierprozess Transistorkontakte und Durchkontaktierungen für DRAM-Bausteine und andere elektronische Bauteile effizienter und günstiger als bisher fertigt", sagt Alois Brandner.

(ID:28306620)