AMD, ARM, Intel und MIPS im Vergleich

Anbieter zum Thema

ACTRON AG

MicroConsult Academy GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Technische Universität Clausthal

Bei den Befehlssätzen gibt es im Probandenfeld drei Lager: x86-Derivate von Intel und AMD, die ARM-v7-Architektur sowie die MIPS-kompatible Loongsom-Architektur, jeweils mit Erweiterungen. Die Erweiterungen sind auf der einen Seite 64-Bit-Befehlssätze, bei Intel und AMD jeweils unterschiedlich ausgeprägt, sowie der Thumb2-Befehlssatz bei ARM, der durch die Beschränkung auf 16-Bit-Codierung enorm Platz im Codespeicher spart, auf der anderen Seite die spezielleren SIMD-(Single-Instruction-Multiple-Data-)Befehlssätze, SSEx, NEON und – ganz neu-AVX (Advanced Vector Extensions), die auch als Vektorbefehle bezeichnet werden. Diese Vektorbefehle berechnen mehrere Datenverknüpfungen mit geringerer Bitbreite auf einen Schlag, was z.B. bei Grafik oder ähnlichen Strukturen enorme Vorteile bringt.

Interface zum Hauptspeicher

Bei dem Interface zum Hauptspeicher allerdings divergieren die Methoden. Intel verfolgt traditionsgemäß das Konzept des Frontside-Bus (FSB). Frontside bedeutet hierbei die Abgrenzung zum früher verwendeten Backside-Bus, der die CPU mit Cache-Speicher verband (und der aufgrund der Integration des Caches auf dem Prozessor-Die entfallen ist). Die dahinter angegebene Zahl entsprach zunächst dem Takt des Busses (der sich mit einem Faktor multipliziert in der CPU und der Peripherie wieder fand), später wurden doppelte und vierfache Datenrate integriert. So heißt FSB1066, dass hier ein Takt von 266 MHz mit einer vierfachen Datenrate vorhanden ist.

Die Nutzung des FSB bedeutet, dass – direkt oder indirekt – dahinter ein Interface zum Hauptspeicher (Northbridge) und zur Peripherie (Southbridge, die die Peripherie enthält) auf der Platine integriert sein müssen. Für den Embedded Bereich hat sich schon seit Jahren durchgesetzt, auch die Grafikeinheit in der Northbridge zu implementieren. Dies sind Kosten in € und Energie, die berücksichtigt werden müssen.

Auf Seiten der Geschwindigkeit ist zu beachten, dass alle Zugriffe durch den FSB gehen müssen. Das hat wohl auch Intel dazu bewegt, bei zumindest einigen neueren Versionen den Memory-Controller auf dem Prozessor-Die zu integrieren – und bei den neuen Atom- und Core-i3/i5/i7-Prozessoren auch die Grafik im Prozessor zu integrieren und damit ganz auf die Northbridge zu verzichten. In diesem Fall wird auf die Southbridge, der nun als Controller Hub bezeichnet wird und der die weitere Peripherie einbindet, mithilfe des PCI-Express-Busses zugegriffen.

Der Memory Controller – also die Northbridge – entfällt auch bei AMD, weil auch hier der Speichercontroller in der CPU enthalten ist. Die Kopplung zur weiterhin vorhandenen Southbridge übernimmt HyperTransport, ein Hochgeschindigkeits-Bus serieller Natur. An dieser Stelle wird also nur ein Peripheriechip benötigt, wobei dies auf Kosten der Flexibilität im Speicherinterface geht.

Das Atom-Programm von Intel

Die Atom-Prozessoren von Intel erfreuen sich wohl der größten Bekanntheit. Intel hat von diesem Prozessor mehrere „Serien“ im Programm, so die N- (Netbook), Z- (Smartphones) und die D- (Desktop) Serie. Neu ist die E- (Embedded) Serie, mit der E600-Familie, bei der der Übergang vom Northbridge/Southbridge-System, für PCs bestens geeignet, auf das Embedded-kompatible PCI-Express-System vollzogen wurde.

Im November 2010 stellte Intel dann mit der E605C-Reihe einen Atom-Prozessor mit einem FPGA von Altera auf einem Multichipmodul vor, der sogar ganz ohne weitere Komponenten auskommt. Der FPGA ist über PCI Express angebunden und führt frei konfigurierbare Schnittstellen aus, wodurch das Systemlayout sehr flexibel an die individuellen Anforderungen angepasst werden kann.

In diesen Artikel einbezogen wurden N270, N450 und D510 (in Richtung Performance optimiert), Z510 (Power-optimiert) und E6xx (Basis-Level und Power-optimiert), um die vielen Varianten bei Intel einigermaßen abzudecken. Wie bereits angekündigt muss man diese Prozessoren jeweils mit den notwendigen Interface-Chips betrachten, um das System im Mindestumfang zu vervollständigen.

(ID:25190340)