Q: Was gibt es Neues bei Lattice?

A: Lattice erweitert seine iCE40-Familie um Produkte, die speziell auf die Anforde-rungen im Markt für mobile Consumerprodukte und Smartphones zugeschnitten sind. Hierzu zählt eine neue Produktlinie mit dem Namen iCE40LM, bestehend aus FPGAs mit 1000, 2000 und 4000 LUTs (Look-Up Tables), I2C- und SPI-Schnittstellen, einer PLL, Strobe-Generatoren, High-Drive-Ausgängen und Block-RAM. Diese neue Produktlinie ermöglicht die Implementierung kontextsensitiver Always-on-Anwendungen, die im Vergleich zu AP-basierten Implementierungen um den Faktor 100 weniger Energie verbrauchen.

Darüber hinaus wird die Produktlinie iCE40LP um zwei neue Typen erweitert: iCE40LP1K-16WLCSP (Wafer-Level Chip-Scale Package) und iCE40LP640-16WLCSP. Dabei handelt es sich um vollständige IR-Subsystemlösungen, die einen neuen Weltrekord für die kleinsten FPGAs aufstellen und es den Kunden ermög-lichen, mehrere Funktionen wie IrDA, Barcode-Emulation und vieles mehr in einen einzigen Chip zu packen, der irgendwo im System platziert werden kann.

Q: Welches sind die wichtigste Anwendung und der wichtigste Vorteil von iCE40LM-FPGAs?

iCE40LM-FPGAs sind Komplettlösungen fürs Sensormanagement, die durch ihre ultra-geringe Leistungsaufnahme „Always-on”-Funktionen und kontextsensitive Anwendungen ermöglichen. Die iCE40LM-Familie nutzt hochentwickelte Gehäusetechnologie, die Kosten einspart und ungewöhnlich kleine Lösungen mit einer Grundfläche von nur 1,7mm x 1,7mm ermöglicht.

Q: Wie wurde die im Vergleich zu herkömmlichen Anwendungsprozessoren um den Faktor 100 geringere Leistungsaufnahme gemessen?

A: Diese Zahl beruht auf einem Vergleich mit Implementierungen auf der Basis von Anwendungsprozessoren. In einem Demonstrationsaufbau, den wir für unsere Kunden und die Fachpresse erstellt haben, haben wir eine kontextsensitive Always-on-Anwendung sowohl auf der Basis eines Anwendungsprozessors als auch auf der Basis der neuen Lattice PFGAs implementiert; der gemessene Leistungsbedarf der Anwendungsprozessor-Implementierung beträgt 100 Milliwatt, derjenige der FPGA-Implementierung nur 900 Mikrowatt.

Q. Und wie ist es im Vergleich mit einer Implementierung, die sowohl einen Anwendungsprozessor als auch einen Mikrocontroller verwendet?

A. Eine solche Systemarchitektur braucht zwar weniger Energie als eine rein anwendungsprozessorbasierte Implementierung, aber die Lattice Lösung ist immer noch um den Faktor 10 energieeffizienter als eine Kombination aus Anwendungsprozessor und Mikroprozessor.

Q: Warum bringen Sie neue iCE40LP-FPGAs auf den Markt, und welches sind die Unterschiede zur iCE40LM-Produktlinie?

A: Die beiden neuen LP-Produkte bieten eine noch kleinere Alternative innerhalb der iCE40-Familie. Sie haben beide ein 16-poliges, nur 1,4 mm x 1,48 mm großes WLCSP-Gehäuse. Die LM-Typen besitzen ein 25-poliges, 1,71 mm x 1,71 mm großes WLCSP2-Gehäuse und enthalten außerdem die oben erwähnten Hard-IP-Blöcke.

Q: Wann werden diese Bauteile lieferbar sein und durch Software unterstützt werden?

A: Ab dem 22. Oktober werden diese Produkte von den Design-Tools Lattice iCEcube2 und Lattice Diamond Programmer unterstützt. Die Auslieferung der ersten Serienprodukte beginnt kurz danach. Early-Access-Software und Entwicklungsmuster stehen unseren Kunden seit August zur Verfügung.

Q: Was empfehlen Sie Ihren Kunden zu tun?

A: Die Lattice Website (www.latticesemi.com) zu besuchen oder ihren regionalen Lattice Vertriebsrepräsentanten zu kontaktieren, Referenzdesigns für IR-Fernbedienung, Barcode-Emulator und Sensormanagement Funktionen herunterzuladen – und natürlich die neuen Bauteile zu bestellen. Kunden können auch die vollständige Entwicklungsumgebung einschließlich der Design-Tools Lattice iCEcube2 und Lattice Diamond Programmer herunterladen.

Q: Welches sind die wichtigsten Märkte und Anwendungen der iCE40-Familie?

A: Die iCE40-Familie ist auf Smartphone- und andere Consumer-Anwendungen zugeschnitten. Diese FPGAs eignen sich bestens für mobile industrielle Geräte, tragbare und rezeptfrei erhältliche medizinische Geräte, Consumer- oder wissenschaftliche Geräte aller Art, die die von Gehäusen mit 0,35mm / 0,4mm Anschlussabstand profitie-ren.

Q. In welchem Prozess werden die iCE40-FPGAs gefertigt?

A: 40nm.

Q. Wird es ein Evaluation Kit für die iCE40LM-FPGA-Familie geben?

A. Ja. Evaluation Kits zusammen mit Referenzdesigns, die die Funktionen und Fähigkeiten dieser Produkte demonstrieren, werden verfügbar sein, sobald die Bauteile Ende des Jahres in die Serienproduktion gehen. Lattice Außendienst-Applikationsingenieure in aller Welt verfügen bereits jetzt über Android-basierte Snapdragon-Prozessor-Demo-Plattformen, die die hochentwickelten Sensormanagement-Funktionen der Lattice Lösung demonstrieren.

Q: Was für ein Gehäuse besitzen die neuen iCE40-FPGAs?

A: Die iCE40LP-FPGAs sind in dem neuen, 16-poligen WLCSP-Gehäuse verfügbar, das nur 1,40mm x 1,48mm x 0,45mm groß ist und einen Anschlussabstand von 0,35mm aufweist; sie sind dadurch die kleinsten FPGAs der Welt. Dieses ultra-kleine Gehäuse ermöglicht es, iCE40LP-FPGAs in Modulen mit einer Höhe von nur 0,5mm oder noch weniger unterzubringen. Dieses Gehäuse wird für die Typen mit 1K und 640 LUTs verfügbar sein.

Für die Produktlinie iCE40LM stehen drei Gehäusebauformen zur Auswahl. Das kleinste Gehäuse ist das 25-polige, 1,71mm x 1,71mm x 0,45mm große WLCSP-Gehäuse mit 0,35mm Anschlussabstand. Dieses ultra-kleine Gehäuse verfügt über

18 GPIOs und lässt sich in Modulen mit einer Höhe von nur 0,5mm oder noch weniger unterbringen. Darüber hinaus sind zwei Drahtbond-BGA-Gehäusevarianten mit 0,4mm Anschlussabstand verfügbar: CM36 (2,5mm x 2,5mm, 25 I/Os) und CM49 (3mm x 3mm, 35 I/Os).

Q: Was ist ein Wafer-Level-Chip-Scale-Gehäuse?

A: Dies ist ein Alleinstellungsmerkmal von Lattice Semiconductor. WLCSP (Wafer-Level Chip-Scale Package) ist eine hochentwickelte Gehäusebauform, bei welcher der Chip direkt, mit seiner Oberseite nach unten zeigend, auf die Leiterplatte gelötet wird; die Lötverbindung erfolgt über Lotkugeln, die direkt auf dem Chip angebracht sind, dadurch werden weder ein Interposer noch Bonddrähte benötigt. Dies erlaubt einen kleineren Lotkugeldurchmesser und einen engeren Anschlussabstand. Außerdem sind die elektrischen Pfade zwischen dem Chip und der Leiterplatte kürzer, das führt zu besseren elektrischen und thermischen Eigenschaften und drastisch geringeren Montagekosten.

Q: Worin unterscheidet sich die iCE40-Familie von den Produktfamilien MachXO2, MachXO3 und ECP3?

A: Die iCE40-Familie besteht aus wesentlich kleineren Bauteilen mit einem Funktionsumfang, der auf kleine mobile Systeme wie z. B. Smartphones zugeschnitten ist. Die FPGAs der ECP3-Familie haben eine wesentlich höhere Logikdichte und wurden für Anwendungen optimiert, die einen hohen Datendurchsatz erfordern. Die neue FPGA-Familie MachXO3 bietet wie die beiden vorigen Familien den Vorteil der Nichtflüchtigkeit und weitere Vorteile wie On-chip-Speicher, Remote-Upgrade-Fähigkeit, energiesparender Sleep-Modus, LVDS und mehr.

Q: Warum sollten Kunden sich für iCE40LM-basierte Sensorlösungen statt für konkurrierende Lösungen entscheiden?

A: iC40LM-Produkte bieten die inhärente Flexibilität eines FPGAs und sind die kostengünstigsten, energieeffizientesten und kleinsten Produkte dieser Art am Markt.

Q: Worin unterscheiden sich die Produktlinien iCE40 LP und LM?

A: Die iCE40LP-Produkte enthalten, im Gegensatz zu den iCE40LM-Produkten, einen nichtflüchtigen Konfigurationsspeicher (NVCM, Non-Volatile Configuration Memory). Die Produkte der iCE40LM-Familie enthalten, im Gegensatz zu denen der iCE40LP-Familie, eingebettetes Hard-IP. Alle Versionen mit 0,35mm Anschlussabstand besitzen drei 24mA-Ausgänge zur Ansteuerung von RGB-LEDs.