Boundary-Scan-Verfahren Wie sich hochintegrierte Baugruppen kostengünstig testen lassen

Im ersten Teil zeigen wir elektrische Testverfahren mit Schwerpunkt auf Boundary-Scan und einen neuen, kostengünstigen Ansatz zum Einstieg in die Thematik.

Anbieter zum Thema

ISH Ingenieursozietät GmbH

IBR Leiterplatten GmbH & Co. KG

Eurocircuits GmbH

ibw Industrieberatung Siegfried Weigert

A. R. Bayer DSP Systeme GmbH

Die Miniaturisierung moderner Baugruppen nimmt ständig zu. Dabei enthalten diese immer mehr hochintegrierte Bauteile, die große Teile der Leiterplatte verdecken, was ein klassisches Testen in bestücktem Zustand mit traditionellen Testmethoden verteuert, erschwert oder gänzlich unmöglich macht.

Meist kann der Entwickler davon ausgehen, von seinem Leiterplattenlieferanten fehlerfrei gefertigte Leerplatinen erhalten zu haben. Wenn die bestückte Platine bei der Inbetriebnahme gar nicht oder zumindest nicht so wie erwartet funktioniert stellt sich die Frage: Woran liegt es? Handelt es sich um einen Design- oder einen Fertigungsfehler?

An Fehlermöglichkeiten gibt es in der Fertigung bekanntlich viele: fehlende oder mangelhafte elektrische Verbindungen durch schadhafte Lötstellen oder beschädigte Leiterbahnen, Kurzschlüsse durch Lotbrücken, defekte oder falsch bestückte Bauteile, um nur die häufigsten Probleme zu nennen.

Ein Überblick über die verschiedenen Testverfahren

In der Praxis haben sich über die Jahrzehnte viele Testverfahren etabliert, von denen jedes einzelne seine Stärken und Schwächen hat. Eine vollständige Testabdeckung erhält man grundsätzlich nur durch die Kombination mehrerer Verfahren. Aber ist dies auch immer sinnvoll, nötig und bezahlbar?

Es gilt, einen optimalen Kompromiss zu finden und gleichzeitig Ausschuss und Testkosten zu minimieren. Die speziellen Anforderungen des einzelnen Projektes und dieser Kompromiss beeinflussen hierbei die Auswahl des jeweiligen (elektrischen) Testverfahrens.

Bildgebende Verfahren wie AOI, der Automatisierten Optischen Inspektion, und Röntgen liefern alleine keine hinreichenden Ergebnisse, sie können die elektrischen oder logischen Tests sinnvoll unterstützen, speziell bei Fehlbestückungsproblemen.

Bei funktionalen Tests ist es ohne aufwändige und umfangreiche Prüfprogramme kaum möglich, Fehler für eine exakte Diagnose und zur Reparatur genau genug einzugrenzen. Dies erfordert langjährig erfahrenes Personal, entsprechende Software und viel Zeit für die Umsetzung. Nicht umsonst wird vieles an Testentwicklung an entsprechend spezialisierte Testhäuser ausgelagert.

Boundary-Scan-Verfahren als Kompromiss zwischen Aufwand und Aussagekraft

Tests mit In-Circuit Testern benötigen entsprechendes Equipment, jedoch sprengen oft allein die Prüfadapterkosten den vorgegebenen Kostenrahmen, besonders bei geringen Stückzahlen, wie sie im Embedded-Bereich oft anzutreffen sind. Oft ist es bei kompakten Baugruppen nicht einmal möglich, alle benötigten Testpunkte auf den Außenseiten der Platine unterzubringen. Im Zeitalter von "Buried Vias" und BGA-Gehäusen mit Hunderten von Pins ist typischerweise nur noch ein geringer Teil der Netze an den Bauelementen oder Durchkontaktierungen frei zugänglich.

Einen guten Kompromiss zwischen Aufwand und Aussagekraft der Ergebnisse stellt das Boundary-Scan-Testverfahren dar. Dieses wurde ursprünglich von der JTAG entwickelt und 1990 erstmals im IEEE-Standard 1149.1 festgelegt [1]. Hierbei werden Boundary-Scan-fähige Bauteile in einen speziellen Testmodus gesetzt, um mit speziellen Testmustern stimuliert zu werden. Aus den Rückantworten oder durch das resultierende Ausgangsmuster dieses „Scans“ können aussagekräftige Rückschlüsse auf Funktion und Konnektivität der Schaltung gezogen werden [Bild 2].

Zugang zum Board via JTAG-Schnittstelle

Der zusätzliche Aufwand ist überschaubar, da die komplette Boundary-Scan-Logik mit vier oder fünf Signalen auskommt, die zwischen den Boundary-Scan-fähigen Bauelementen zusätzlich entflochten werden müssen.

Zugang zur Platine erfolgt über einen intelligenten, meist an einen PC angeschlossenen JTAG-Controller, der über eine entsprechende JTAG-Schnittstelle mit der Schaltung verbunden wird. Diese JTAG-Schnittstelle ist bei vielen Leiterplatten, insbesondere Prozessor-Boards, bereits vorhanden, da sie auch zum Debuggen einzelner Bauteile während der Produktentwicklung benötigt wird.

Es ist erforderlich, dass mindestens ein IEEE1149.1-kompatibles Bauteil in der zu testenden Schaltung vorhanden und über seinen Test Access Port [TAP] zugänglich ist, um die Baugruppe mit Boundary Scan testen zu können.

Auf der nächsten Seite: Wie sich die Prüfzeiten verkürzen lassen

(ID:31216900)