Vereinfachte 4K-TV-Entwicklung mit dem Zynq SoC

Anbieter zum Thema

ISH Ingenieursozietät GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Cadlog Group

Xilinx UK

Der OSVP-v2 Kern ist Teil einer Suite, die auch einen Combiner für mehrere Videoströme enthält, dazu einen Interlacer zur Erstellung von Zwischenzeilenformaten, einen dedizierten Crosspoint und einen Chroma-Resampler, den man zur Migration zwischen 4:4:4, 4:2:2 und 4:2:0 YCbCr verwenden kann. (Eine einfache Implementierung des Chroma-Resamplers kann von 4:4:4 auf 4:2:2, von 4:2:2 auf 4:2:0, von 4:2:2 auf 4:4:4 oder von 4:2:0 auf 4:2:2 konvertieren.).

Ein einziger OSVP-v2 Kern kann mehrere Videokanäle verarbeiten. Die begrenzenden Faktoren dabei sind die vom FPGA oder SoC gebotenen Ressourcen, auf denen er implementiert wird, sowie die verfügbare SDRAM-Bandbreite. So kann man beispielsweise einen OSVP-Kern konfigurieren, der auf einem Kintex-7 XC7K325T FPGA implementiert ist, und damit bis zu acht Eingänge für Video mit acht verschiedenen HD-Video-Standards, acht Farbräumen, etc. unterstützen. Man könnte so auch den Ausgangsblock für bis zu 16 progressive HD-Ausgangssignale konfigurieren. Alternativ lässt sich der Ausgangsblock so auslegen, dass er entweder einen 4K-Kanal oder einen Set von vier Kanälen bietet, die in ihrem Zusammenwirken Square Division (“quad”) oder 2-Pixel Sample Interleave 4K erzeugen.

Eine weitere Herausforderung für die Entwickler von komplexen 4K-Systemen ist das Management der vielen breitbandigen Speicherzugriffe, die bei der Videoverarbeitung benötigt werden. Manchmal wird das dazu erforderliche Video-Handling bereits innerhalb des Video-Prozessor-Blocks angeboten. So enthält der OSVP-v2 Kern einen Multi-Port Video DMA-Block, der eine hoch effiziente Engine für Video-Ein/Ausgangssignale enthält.

Die Erfassung und Wiedergabe von einem oder mehreren 4K60-Kanälen per PCI Express erfordert allerdings einen DMA-Controller, der für die Verarbeitung von Streaming-Daten über ein PCIe-Interface optimiert ist. Der Multi-Channel Streaming DMA-Controller von OmniTek umfasst eine Reihe von Schlüsseleigenschaften, die hier von besonderem Wert sind. Die erste ist ein FIFO-basiertes DMA (FDMA), das die Notwendigkeit des Datentransfers in den und aus dem Speicher umgeht, die zweite besteht in einer Reihe von Design-Optimierungen, die dem Controller den hoch effizienten Gebrauch der PCIe-Bandbreite ermöglichen, etwa mit Prefetch von Scatter-Gather- Deskriptoren und Back-to-back Packing von TLP-Paketen.

Ein weiterer von OmniTek entwickelter IP-Kern für 4K UHD-Video ist ein Block zum Trennen der verschachtelten Datenströme, aus denen sich die Two-Sample Interleave-Formate für 4K-Video zusammensetzen. Auch ein Baustein zum Drop-in-Austausch des einfachen MIG-SDRAM-Controllers verbessert weiter die Performance von UHD-TV/Video-Applikationen.

Der Vorteil der Programmierbarkeit

Xilinx bietet den Entwicklern von FPGA- und SoC-basierten 4K-Video-Systememen jedoch noch weitere Hilfestellungen, und zwar auf dreifache Art.

Die erste dieser Hilfen steckt im Zynq SoC, einem Baustein, der eine leistungsfähige Kombination der Hardware- und Software-Verarbeitung für High-performance Video- oder Bildbearbeitung realisiert. Das Zynq SoC integriert ein sehr reichhaltig ausgestattetes Dual-Core ARM Cortex-A9 Prozessorsystem mit der (28-nm) FPGA-programmierbaren Logik der Serie 7 in einem einzigen Baustein. Der Anwender kann Algorithmen auf den ARM-Prozessoren ausführen oder diese in die FPGA-Hardware verlegen, wenn eine entsprechende Beschleunigung für Echtzeitbetrieb gebraucht wird.

Die im Dauerbetrieb aufrecht erhaltene Videoverarbeitung mit 300-MHz, wie sie von der programmierbaren Logik von den Kintex-7 FPGAs und dem Zynq SoC geboten wird, ist in Verbindung mit der Speicher-Performance des 64-bit DDR3 mit 1.600 Mb/s von kritischer Bedeutung für die 4K-Video-Verarbeitung und die 4K-Frame-Buffer. Die DSP-fähige programmierbare Logikstruktur des Zynq SoC gibt DSP-Entwicklern eine hoch flexible Plattform an die Hand, auf der sie Algorithmen zur Signalverarbeitung implementieren können. Dabei erlaubt die enge Kopplung zwischen Prozessor und programmierbarer Logik das Entwickeln von Codec-Algorithmen über beide Domains. Der Aufbau einer Entwicklung auf dem Zynq SoC spart außerdem Leistung und Kosten, da man in einem Baustein alles integrieren kann, was man sonst nur mit mehreren ASSPs bewirken könnte.

Xilinx bietet außerdem signifikante Unterstützung bei der Konnektivität zur Erleichterung der 4K-Videosystem-Entwicklung, einmal durch die große Vielfalt der in die FPGAs und SoCs eingeschlossenen Transceiver, und zum anderen durch den breiten Bereich an eigener Konnektivitäts-IP. Das Zynq 7045 SoC bietet beispielsweise bis zu 16 Transceiver mit 12,5 Gb/s. Das erlaubt seinen Einsatz in Verbindung mit dem 12G-SDI / 6-Gb/s, dem HDMI 2.0 / 5,4-Gb/s DisplayPort 1.2 und den 10-Gb/s Ethernet-Standards.

Der dritte wichtige Beitrag, den Xilinx hier leistet, ist das IP Integrator (IPI) Tool in Verbindung mit der Vivado Design Suite. Wie in Bild 2 (Online-Version dieses Beitrags) mit dem IPI dargelegt, ähnelt die Verkettung von IP-Blocks dem Aufreihen von Chips auf einer Printplatine. Das wird besonders einfach, wenn (wie im Fall der OmniTek OSVP- und DMA-Blocks) die Schnittstellen der IP-Blocks mit den AMBA AXI4-Interconnect-Protokollen konform gehen, die Xilinx standardmäßig eingeführt hat.

(ID:43141006)