Vereinfachte 4K-TV-Entwicklung mit dem Zynq SoC

Anbieter zum Thema

ISH Ingenieursozietät GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Cadlog Group

Xilinx UK

Natürlich gibt es eine Reihe von technischen Herausforderungen bei der Entwicklung von Systemen zur Unterstützung von 4K-Video. Da ist als Erstes die Bildgröße von 3840 x 2160 Pixeln mit einer Bildfrequenz von bis zu 60 Hz zu nennen - was einer Pixelrate von 600 MHz entspricht. Es braucht ein wirkliches High-Performance-System, um diese Bildrate in Echtzeit zu verarbeiten.

Dann gibt es die unterschiedlichen Konfigurationen der Datenanlieferung, wie sie derzeit für 4K definiert werden – alle mit multiplen Datenströmen, einige per Multiplex über dasselbe Kabel, andere auf mehreren Kabeln. Daneben sind die zahlreichen, um Entstehen begriffenen unterschiedlichen Technologien zu deren Unterstützung zu berücksichtigen, wie: 4x3G, 6G-SDI und 12G-SDI, HDMI 1.4 und 2.0, DisplayPort 1.2 und V-by-One HS.

Ein weiteres wichtiges Thema für 4K-Entwickler ist die Tatsache, dass alle diese neuen Systeme nicht nur 4K unterstützen müssen, sondern auch viele, wenn nicht alle, der gegenwärtig verwendeten Video-Standards, einschließlich des historisch älteren Standard-Definition (SD) TV-Formats. Außerdem muss ein 4K-System auch die Konversion zwischen allen diesen Standards beherrschen – mit allen dabei entstehenden Problemen der Auf/Ab/Kreuz-Konversion, nicht übereinstimmenden Farbräumen, Farbkorrekturen, Interlacing und De-Interlacing, sowie dem Kadenz-Handling. Eine weitere Komplikation ist, dass jegliche Aufwärts-Konversion den anschließenden Einsatz von so genannten “Super-Resolution”-Verbesserungstechniken erfordert, um die störenden Glättungseffekte im Bild auszugleichen, die dabei unvermeidlich auftreten.

Weitere Prozesse können notwendig werden, wie Rauschminderung, Cropping und Änderung der Bildgröße – alles das muss natürlich in Echtzeit erledigt werden. Manche Systeme benötigen darüber hinaus die Beherrschung von Kopierschutzverfahren wie HDCP (High-Bandwidth Digital Copy Protection).

Als Konsequenz braucht jeder, der die Qualität von TV-Sendungen bestimmen muss, eine angemessene Laborausstattung für Eye-Diagramme und Jitter-Messungen. Alles das wird mit höheren Datenraten zunehmend schwieriger zu implementieren.

Erste Unterstützungsebene: 4K IP-Kerne

Der erste Schritt beim Entwurf eines 4K-Systems ist die Suche nach fertigen IP- (intellectual property) Blocks, die sich gewinnbringend in das vorliegende Design einbauen lassen. In der Welt der FPGAs sind die IP-Kerne das aktuelle Äquivalent der zahlreich verfügbaren Chips zum Aufbau traditioneller PCB-Designs. Deshalb steht am Anfang die Identifizierung verfügbarer IP-Kerne, die sich in dem vorgesehenen 4K-UHD-System einsetzen lassen.

OmniTek ist eine gute Quelle von IP-Kernen zur Entwicklung aller Arten von Videosystemen. Das Unternehmen ist ein zertifiziertes Mitglied des Xilinx Alliance Programms und verfügt über langjährige Erfahrungen in der Videoverarbeitung - anfangs als Entwickler eigener Test- und Messsysteme (T&M). Diese Systeme benötigten eine spezielle Hardware, und dies führte schließlich zur Entwicklung von dedizierten Firmware-Blocks. Diese Firmware-Blocks sind nun auch als IP-Kerne verfügbar. Die Konzeption der gerade eingeführten Ultra 4K Tool Box als OmniTeks neuestem T&M-System war mit der Entwicklung einer Reihe von 4K-fähigen IP-Kernen verbunden, die jetzt auch Drittanbietern zugänglich sind.

Insbesondere zwei dieser Kerne sind für die Entwickler von 4K-Systemen von großem Interesse: OmniTeks skalierbarer OSVP-v2 Videoprozessor und der Multi-Channel Streaming DMA-Controller. Beide sind auf die FPGAs der Serie 7 und die Zynq SoCs von Xilinx ausgerichtet. Beide Kerne verwenden die ARM AMBA AXI4 System Interconnect Standards.

Die Funktionalität von OSVP v2 umfasst die Sechsachsen-Farbkorrektur, das bewegungs- und bildkanten-adaptive De-Interlacing (einschließlich der Detektion und Verarbeitung von 3:2- und 2:2-Filmkadern), die Fähigkeit zum Resizing und Cropping mit Schärfung und Glättung des Bildes, sowie die Rauschminderung. Bild 1 zeigt ein Blockdiagram dieses Kerns. Bei seinem Einsatz konfiguriert man die Auswahl der während der Kompilierung verfügbaren Verarbeitungsfunktionen. Weitere Details der im OSVP v2 Kern verarbeiteten Daten können während der Laufzeit gesetzt oder per Software gesteuert werden.

(ID:43141006)