Bei dem Versuch, den Stromverbrauch zu senken, die Zeitvorgaben zu erfüllen und die Leistungsanforderungen aufrechtzuerhalten, muss die Messsignalkette und der Typ der ADC-Architektur berücksichtigt werden: Sigma-Delta oder Sukzessive Approximationsregister (SAR).

Sobald eine bestimmte Architektur ausgewählt ist, erstellen Systemdesigner die Schaltung, die für die Erzielung der erforderlichen Systemleistung notwendig ist. An dieser Stelle müssen Entwickler die wichtigsten Timing-Faktoren für ihre Präzisions-Signalkette mit geringem Stromverbrauch berücksichtigen.

In diesem Whitepaper werden Timing-Faktoren und Lösungen zur Reduzierung des Stromverbrauchs bei gleichzeitiger Aufrechterhaltung der Präzision in Systemen mit geringem Stromverbrauch betrachtet, wie sie für Mess- und Überwachungsanwendungen erforderlich sind. Der Beitrag befasst sich mit dem analogen Frontend-Timing, dem ADC-Timing und dem Timing der digitalen Schnittstelle.

Beispiele für Analyse-, Steuerungs- und Evaluation (ACE) Timing-Tools werden Systementwicklern und Software-Ingenieuren helfen, die Auswirkungen oder Einstellungen auf das Mess-Timing zu visualisieren. Dieser erste Teil beginnt mit einem Überblick über die beiden wichtigsten ADC-Typen und konzentriert sich hauptsächlich auf die Sigma-Delta-Architektur.

Unter anderem werden folgende Themen behandelt:

• Bedarf an Geschwindigkeit: SAR oder Sigma-Delta für Signalketten mit geringer Leistung?

• Abtastfrequenz oder Ausgangsdatenrate?

• Überlegungen zum Timing von Signalketten bei der Verwendung von Sigma-Delta-ADCs

• Analoge Timing-Überlegungen zum Frontend

• Überlegungen zur Filterlatenz und zum Timing der digitalen Schnittstelle

• Abtastrate