Aufbau- und Verbindungstechnik System-in-Package entwickelt sich zur Technologie für die Massenproduktion

System-in-Package (SIP) hat sich zu einem alternativen Ansatz zum System-on-Chip (SOC) entwickelt. Zukünftige SIPs basieren weitestgehend auf der 3D-Integration. Für diese komplexe Systemarchitektur sind neben neuen Technologien auch verbesserte Materialien sowie adäquate Systemdesign-Tools und geeignete Zuverlässigkeitsmodelle erforderlich.

Anbieter zum Thema

Heitec AG

Precoplat Präzisions-Leiterplatten-Technik GmbH

congatec GmbH

Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM

IZM

Die Entwicklung in der Mikroelektronik bezüglich Integrationsdichte wird seit Jahren durch das „Moore’sche Gesetz“ charakterisiert. Diese Tendenz wird sich in den nächsten Jahren auch weiter fortsetzen. Allerdings kann eine Skalierung der Strukturgrößen in der Mikroelektronik allein nicht mehr den heutigen Anforderungen von intelligenten elektronischen Systemen in Bezug auf Funktionalität, Leistung, Miniaturisierung, geringe Fertigungskosten sowie schnelle Markteinführung gerecht werden.

Die traditionelle Aufbau- und Verbindungstechnik wandelt sich mehr und mehr zu einer komplexen Systemintegration. Dieser Trend führt zu neuen System-in-Package-(SiP-)Lösungen, welche die Synergie und Kombination von Wafer- und Board-Level-Integrationstechnologien erfordern. Zukünftige SiPs basieren weitestgehend auf der 3D-Integration, was zu einer komplexen Systemarchitektur führt, die neben der Beherrschung neuer Technologien auch verbesserte Materialien sowie adäquate System-Design-Tools und geeignete Zuverlässigkeitsmodelle erfordert. Diesen zukünftigen Herausforderungen muss sich die Systemintegration bereits heute stellen.

SiP ist ein alternativer Ansatz zur SoC-Lösung, aber kein Ersatz

System-in-Package (SiP) hat sich zu einem alternativen Ansatz zu System-on-Chip (SoC) für die Integration elektronischer Komponenten entwickelt, da sie gegenüber SoC einige wesentliche Vorteile in vielen Marktsegmenten aufweist. SiP ist kein Ersatz für Siliziumintegration, sondern ist als Ergänzung anzusehen.

SiP- und SoC-Technologien zeichnen den Weg für eine weitere, kontinuierliche Leistungsverbesserung, Verlustleistungsreduzierung, Kostenreduzierung und Miniaturisierung auf Systemebene. Für einige Anwendungen mit hohen Produktionsstückzahlen wird SoC der bevorzugte Ansatz sein. In anderen Anwendungsgebieten werden komplexe SiPs, die ebenfalls SoC-Komponenten enthalten, zum Einsatz kommen.

Die System-in-Package-Technologie (SiP) entwickelt sich rasant von einer ehemals Spezialtechnologie zu einer Technologie für die Massenproduktion mit weitreichendem Einfluss, besonders auf dem preissensiblen Consumer-, Kommunikations- und Informationsmarkt.

Voraussetzungen für eine schnelle Markteinführung

Um eine schnelle Markteinführung neuer Produkte mit den gestiegenen Funktionalitäts- und Zuverlässigkeitsansprüchen bei gleichzeitig niedrigen Produktionskosten zu genügen, müssen eine Reihe von Anforderungen an die Infrastruktur erfüllt sein. Diese betrifft unter anderem die Verfügbarkeit geeigneter Integrationstechnologien auf Wafer- und Board-Level, preiswerte, hochdichte Substratverdrahtungsträger sowie verbesserte Materialien und kostengünstige Montageverfahren und -anlagen. Darüber hinaus ist die Verfügbarkeit von geeigneten Tools für das Chip-Package-Co-Design sowie für die Zuverlässigkeitsbewertung erforderlich. [Referenz: White Paper SiP, ITRS, TWG A&p]

Zahlreiche SiP-Konzepte werden besonders durch die Anforderungen von mobilen Produkten aus dem Consumer-Bereich bestimmt. Die Grafik gibt einen Überblick über die SiP-Technologien, wie sie von der International Technology Roadmap of Semiconductors (ITRS) definiert werden.

Schlüsseltechnologie 3D-Systemintegration

Heute ist die 3D-Systemintegration eine Schlüsseltechnologie, deren Entwicklung vor allem durch Anwendungen in den Bereichen Information und Kommunikation Transport Sicherheit und Mobilität, Energie und Umwelt sowie Gesundheit vorangetrieben wird. Hierfür sind, unter anderem, elektronische Systeme wie Kamera- und Sensormodule, ultra-kleine Sensorknoten, Prozessor/Speichersysteme mit hoher Kapazität und Performance sowie Systeme mit Parallelprozessorarchitektur notwendig.

Haupttriebkräfte für die 3D-Integration sind:

• Formfaktor: Reduzierung von Systemgröße, Gewicht und Fläche,
• Leistung: Verbesserung der Integrationsdichte, kurze Signallaufzeiten, Reduzierung des Leistungsverbrauchs und
• Kostenreduzierung.

Es gibt verschiedene Konzepte für den 3D-Integrationsansatz. Diese beinhalten:

• Package-on-Package (PoP) und Package-in-Package (PiP),
• Chip-Stacking auf Leiterplatte (PCB) mit Drahtbond- und Flip-Chip-Kontaktierung,
• eingebettete elektronische Komponenten in der Leiterplatte mit Stapeln von dünnen, organischen Substratträgern,
• Wafer-Level-Systemintegration mit Siliziumdurchkontaktierungen (TSV).

Eine der zukunftsweisenden 3D-Technologien ist die Durchkontaktierung von Silizium, sogenannte Through Silicon Vias (TSV), um sehr hohe Verdrahtungsdichten, ausgezeichnete elektrische Verbindungen zwischen Komponenten auf kleinstem Raum zu realisieren sowie gleichzeitig eine heterogene Integration von analogen, digitalen und MEMS-Komponenten zu ermöglichen.

Through Silicon Vias (TSV): Schlüssel für Durchbruch der 3D-Systemintegration

Die Verfügbarkeit kostengünstiger Technologien auf der Basis von TSVs ist ein Schlüssel für den Durchbruch der 3D-Integration. Deshalb werden weltweit große Anstrengungen unternommen, um entsprechende produktionstaugliche Prozesse zu entwickeln. In Kombination mit der sogenannten „Umverdrahtungstechnologie“ (RDL) können zusätzlich passive und aktive Komponenten integriert werden und somit modulare 3D-Konzepte umgesetzt werden.

Generell gibt es zurzeit unterschiedlichste Technologien im Entwicklungs- und Forschungsstadium. Einige Kernthemen sind:

• hochdichte und kostengünstige Siliziumdurchkontaktierungen (TSV) mit hohem Aspektverhältnis in aktiven und passiven Siliziumträgern (interposer),
• Waferdünnen und Handling gedünnter Wafer und Komponenten,
• Wafer-(die to wafer/ wafer to wafer)/Board-Level-Assemblierungstechnologien,
• Niedrigtemperaturverbindungsprozesse,
• eingebettete Komponenten (SI. InP, GaAS, SiGe), Passive und MEMS-Integration,
• integrierte Kühlkonzepte,
• hochfrequenzkompatible 3D-Systeme (Abschirmung, Impedanzkontrolle),
• optische Chip-zu-Chip-Verbindungen,
• integrierte Energieversorgung.

Leiterplatte wandelt sich zum multifunktionalen Systemboard

Auch auf Board-Level wurden auf der Basis von kostengünstigen, Flip-Chip- und drahtbondkompatiblen Substratmaterialien neue Integrationskonzepte entwickelt. Besondere Herausforderungen liegen hier im Supply-Chain, was grundsätzlich für alle neuen 3D-Integrationstechnologien gilt.

In letzter Zeit wurden einige Technologien entwickelt, um aktive Komponenten in das Substratmaterial zu integrieren. Ein Beispiel ist der „Chip in Polymer“-Ansatz des Fraunhofer IZM. Weitere Herausforderungen für die Integration auf Board-Ebene sind die Montage von sehr kleinen Komponenten, von dünnen Halbleiterkomponenten, die Integration von polytronischen Komponenten, die Entwicklung von geeigneten Kühlkonzepten sowie zukünftig auch die Integration der Energieversorgung. Die traditionelle Leiterplatte wird sich in naher Zukunft zu einem multifunktionalen System-Board wandeln.

(ID:276212)