Die Prozessknotengröße gilt als Maßzahl dafür, wie modern Logikintegration ist. Intel produziert in 7 nm, Samsung in 5 nm, TSMC bald in 3 nm, und IBM hat einen ersten 2-nm-Chip präsentiert. Doch was steckt eigentlich hinter der Skalierung der IC-Strukturen? Wo gibt es Probleme, was ist in Zukunft zu erwarten? Darüber sprach ELEKTRONIKPRAXIS mit Naoto Horiguchi, Director CMOS Device Technology, und Zsolt Tokei, Program Director Nano-Interconnects am Imec.
Weiterlesen