0102076952 (Bild: Intel Corporation)

Intel stampft seine 10-nm-Fertigung (nicht) ein

Großer Wirbel um winzige Strukturen: Intel hat Spekulationen widersprochen, dass es seine 10-nm-Fertigungstechnik aufgibt. Wie das Unternehmen seinen bereits bestehenden Rückstand auf Samsung und TSMC in Punkto EUV-Fertigung wettmachen will, bleibt indes unklar.

Weiterlesen

Bildergalerien

Es ist angerichtet: Querschnitt durch erste integrierte Forksheet-Transistoren. Diese erste elektrische Demonstration am Imec ist ein Meilenstein zur Erweiterung von Nanosheets über den 2-nm-Technologieknoten hinaus. (Imec)
Logikintegration jenseits von 2 Nanometer

„CMOS-Skalierung ist noch lange nicht am Ende“

Die Prozessknotengröße gilt als Maßzahl dafür, wie modern Logikintegration ist. Intel produziert in 7 nm, Samsung in 5 nm, TSMC bald in 3 nm, und IBM hat einen ersten 2-nm-Chip präsentiert. Doch was steckt eigentlich hinter der Skalierung der IC-Strukturen? Wo gibt es Probleme, was ist in Zukunft zu erwarten? Darüber sprach ELEKTRONIKPRAXIS mit Naoto Horiguchi, Director CMOS Device Technology, und Zsolt Tokei, Program Director Nano-Interconnects am Imec.

Weiterlesen