Schnittstellen-, Treiber- und Taktkonzepte für High-Speed-ADC Schaltungen mit schnellen Pipeline-A/D-Wandlern - Teil 1

Die Auflösung, Abtastrate und die dynamischen Leistungsfähigkeit integrierter Pipeline-A/D-Wandler wurden in neue Bereiche vorangetrieben. Die Herausforderung für den Designer besteht darin, die statischen und insbesondere die dynamischen Kenndaten auf dem im Datenblatt angegebenen Niveau zu halten. Dazu müssen die externen Bauelemente in der Umgebung des Datenwandlers mit großer Sorgfalt ausgewählt werden.

Anbieter zum Thema

TRACO ELECTRONIC GMBH

Precoplat Präzisions-Leiterplatten-Technik GmbH

RECOM Power GmbH

Die Leistung intergrierter, schneller Pipeline-A/D-Wandler hat derzeit neue Dimensionen erreicht. Der Designer steht vor der Aufgabe diese Leistungsfähigkeit mit einer entsprechenden Schaltung zu erhalten und zu optimieren. Im ersten Teil dieses Beitrages wird zunächst ein moderner 14-Bit-A/D-Wandler vorgestellt. Im zweiten Teil wird erklärt, wie eine einwandfreie analoge Eingangsbeschaltung aussehen muss und wie sich die Daten mit dieser hohen Geschwindigkeit unverzerrt vom ADC an ein FPGA oder ASIC übertragen lassen.

Der hier als Anwendungsbeispiel herangezogene ADC14V155 arbeitet mit einer Auflösung von 14 Bit und einer Abtastrate bis zu 155 MSPS. Der Baustein basiert auf einer differenziellen Pipeline-Architektur. Seine jitterarme Sample-and-Hold-Stufe sorgt für eine Leistungsbandbreite von 1,1 GHz.

Die Fähigkeit zum Abtasten von Signalen bis zu 450 MHz bewirkt eine höhere Flexibilität bei der Frequenzplanung. Der Entwickler ist nicht mehr an einfache Trägerarchitekturen gebunden und kann stattdessen auf Mehrfach-Trägerkonzepte setzen, indem er mit einem A/D-Wandler mehrere Kanäle oder Träger gleichzeitig digitalisieren lässt.

Störungsfrei Daten an FPGAs übertragen

Die Daten werden vom Chip über eine parallele LVDS-Schnittstelle (Low Voltage Differential Signaling) im DDR-Format (Dual Data Rate) übertragen, damit ein störungsfreier Datentransfer an moderne FPGAs möglich ist. Separate Stromversorgungen für die Ausgangs-Schnittstelle (1,8 V) und den analogen Teil (3,3 V) sollen das Störaufkommen und die Leistungsaufnahme des Bausteins weiter verringern. Die Verlustleistung des Bausteins liegt im Regelfall unter 1 W. Bei einer Eingangsfrequenz von 70 MHz kommt der A/D-Wandler auf einen Signal-Rauschabstand (SNR) von 71,7 dBFS sowie einen störungsfreien Dynamikbereich (SFDR) von 86,9 dBFS.

Diese Parameter werden nachfolgend genauer untersucht. Außerdem wird analysiert, an welchen Stellen das Design genauer betrachtet werden sollte.

Bei hohen Eingangsfrequenzen und großer Auflösung sind der Takt-Jitter und der Daten-Jitter diejenigen Faktoren, die den Signal-Rauschabstand eines ADC am gravierendsten beeinträchtigen. Um den SNR nicht zu reduzieren, muss der Jitter kleiner als das Quantisierungsrauschen (½ LSB) sein. Berechnet wird er nach Gleichung 1.

Optimiert man den Bereich der Eingangsspannung (Vin(p-p)) dahingehend, dass er exakt dem Eingangsbereich des A/D-Wandlers entspricht, wird der erste Term der Gleichung 1, sodass nur noch die Auflösung N und die Eingangsfrequenz fin eine Rolle spielen.

Eine Messung des Signal-Rauschabstands von ADCs mit Auflösungen von 11 bis 14 Bit ergibt, dass der Gesamt-Jitter des Systems bei Eingangsfrequenzen über 100 MHz bei einem 11-Bit-A/D-Wandler nicht größer als 200 fs sein darf und beim Beispielwandler ADC14V155 (11,5 ENOB) ca. 100 fs betragen sollte (Bild 1).

Taktquelle: Phasenrauschen und Jitter

Jetzt sollte ein genauerer Blick auf die Taktquelle geworfen werden. Für die meisten Takt-Produkte sind die Frequenz und das Phasenrauschen im Datenblatt angegeben. Die Begriffe Phasenrauschen und Jitter beschreiben dasselbe Phänomen, wobei das Phasenrauschen im Frequenzbereich dargestellt wird und man den Jitter durch Integration der Phasenrauschkurve erhält.

Einen guten Eindruck davon, was den unerwünschten Jitter auf dem A/D-Wandler-Takt verursacht, bekommt man somit durch die Auswertung des Phasenrausch-Diagramms. Günstig es ist, das Diagramm zunächst in zwei Bereiche zu untergliedern, nämlich das (Close-in-) Phasenrauschen in unmittelbarer Nähe des Nutzsignals und das Breitbandrauschen.

Da sich das Breitbandrauschen problemlos ausfiltern lässt, liegt das Augenmerk auf dem Close-in-Phasenrauschen. Wünschenswert ist eine Taktquelle mit möglichst geringem Rauschen nahe an der Taktfrequenz, die außerdem eine möglichst steile Bandbegrenzung bei geringst möglichem Offset aufweist.

Die Notwendigkeit zum Ausfiltern des Breitbandrauschens ergibt sich aus der Tatsache, dass das Signal am Takteingang des ADC mit dem analogen Eingangssignal gefaltet wird. Der sehr hohen Eingangsbandbreite des ADC14V155 von 1,1 GHz steht eine entsprechend große Takteingangsbandbreite gegenüber. Dies hat zur Folge, dass ein großer Teil des Breitbandrauschens aus der Taktquelle durch Aliasing in Form von Artefakten in die erste Nyquist-Zone zurückgelangt und den Signal-Rauschabstand beeinträchtigen kann, wenn das Ausfiltern unterbleibt (Bild 2).

Fallstricke beim Subsampling

Wenn mit Subsampling gearbeitet wird, warten weitere Fallstricke. Unter Subsampling versteht man den Fall, dass die Taktfrequenz größer als das Doppelte der Signalfrequenz ist, womit im Prinzip das Nyquist-Kriterium verletzt wird. Darin heißt es, dass fS größer als das Doppelte von fin sein muss, um Aliasing zu vermeiden.

Subsampling hat zur Folge, dass das Signal und seine Oberschwingungen durch Aliasing in das erste Nyquist-Band zurückgelangen. Dies ist unproblematisch, solange bekannt ist, auf welche Frequenz sie abgebildet werden. Man arbeitet deshalb einen Frequenzplan aus, um sicherzugehen, dass der interessierende Frequenzbereich nicht durch aliasbedingte Artefakte verfälscht wird.

Ein beliebter Frequenzplan verwendet die Eingangsfrequenz, deren Artefakte auf fS/4 abgebildet werden. Nach diesem Frequenzplan fallen alle Oberwellen auf DC, fS/4 oder fS/2. Der Vorteil dieses Plans ist, dass ein maximaler Abstand zwischen den durch Oberschwingungen bedingten Artefakten entsteht, was die Filterung erleichtert und die Grundschwingung in der Mitte des Nyquist-Bands ansiedelt. Allerdings maskiert dieser Frequenzplan auch alle Oberschwingungs-Artefakte des A/D-Wandlers durch Überlappung, sodass das Ausgangsspektrum des ADC wesentlich besser aussieht als es eigentlich ist. Die tatsächliche Leistung wird sichtbar, wenn die Eingangsfrequenz um 0,1 bis 1 MHz verschoben wird, womit die Maskierung der einander überlappenden Artefakte wegfällt.

A/D-Wandler-Taktempfänger-Schaltung

Leider wird sogar die Taktempfänger-Schaltung im ADC selbst einen gewissen Jitter erzeugen. Ursache hierfür ist, dass jegliche Störungen auf der Versorgungsspannung den Ansprechpunkt des Taktempfängers geringfügig verändern, sodass sich diese Störungen als Phasenrauschen äußern, wenn ein Taktsignal mit endlicher Flankensteilheit verwendet wird. Dies entspricht der Umwandlung von Amplitudenmodulation (AM) in Phasenmodulation (PM).

Bei den Störungen auf der Versorgungsspannung handelt es sich um Amplitudenmodulationen, die zu Taktstörungen (Phasenmodulationen) wird, die sich im Zeitbereich als Jitter äußern. Der Jitter ist umso stärker, je geringer die Anstiegsgeschwindigkeit des Taktsignals ist. Ein Takt mit hoher Flankensteilheit vermindert diesen Effekt somit (Bild 3). Als Taktsignal empfiehlt sich deshalb ein Rechtecksignal mit möglichst steilen Flanken, da dies den besten Signal-Rauschabstand ergibt.

Im Labor und für Testzwecke sind hochwertige Signalgeneratoren aufgrund ihrer Frequenz-Agilität die beste Wahl. Im vorliegenden Fall wurden mit den Modellen Agilent HP8644B und dem Rohde & Schwarz SMA100A zufriedenstellende Ergebnisse erzielt.

Ist der Frequenzplan festgelegt, liefert ein fest eingestellter Quarzoszillator das reinste Taktsignal. Sollten auf einer Leiterplatte mehrere Takte benötigt werden, empfiehlt sich die Verwendung eines Präzisions-Taktaufbereiters wie z.B. dem der Serie LMK0300/LMK0200 von National.

Im zweiten Teil wird dargelegt, wie eine einwandfreie analoge Eingangsbeschaltung aussehen sollte und wie die Daten unverzerrt übertragen werden.

*Uwe Kopp ist als Field Applications Engineer bei National Semiconductor in Johannishov/Schweden tätig.

(ID:236150)