IPC/JEDEC-Standard J-STD-020 RoHS-konforme Halbleiter richtig verarbeiten

Die Umstellung auf RoHS-konforme Baugrppenfertigungen ist eine Herausforderung für Produzenten und Anwender von Halbleitern. Neben bereits eingeführtem NiPd(Au) behauptet sich auch rein Zinn für Lotoberflächen bedrahteter Komponenten und SnAgCu-Lotkugeln für BGAs. Die gute Lötbarkeit dieser Anschlüsse ist sowohl mit SnPb als auch SnAgCu-Loten gegeben. Das Löten der Bauteile bedarf jedoch sorgfältiger Beachtung der MSL/PPT Forderungen nach J-STD-020C.

Anbieter zum Thema

MES Electronic Connect GmbH & Co. KG

Bicker Elektronik GmbH

CTX Thermal Solutions GmbH

NXP Semiconductors

Ein in den USA und Europa anerkannter Standard zur Bestimmung der Temperatursensitivität von Halbleiterbauelementen und den daraus abgeleiteten Lager- und Verarbeitungsbedingungen ist der von IPC (Institut for Printed Circuit Boards) und JEDEC (Joint Electron Device Engineering Council) gemeinsam erarbeitete J-STD-020A-Standard (siehe Link).

Dieser Standard entwickelte sich über Jahre und wurde erst kürzlich seitens IPC/JEDEC unter Mitwirkung von Fachleuten aus herstellenden und verarbeitenden Industrien von ICs mit der Rev. C auf den neuesten Stand gebracht. Der Standrad formuliert Kriterien für die Verarbeitbarkeit feuchteempfindlicher Bauelemente bei der Oberflächenmontage unter Wahrung der Gehäuseintegrität im Lötprozess.

Die bei diesem Arbeitsschritt für die Bauteilzuverlässigkeit relevante Temperatur wird an seiner Oberseite gemessen und ist mittlerweile fachlich als Package Peak Temperature (PPT) festgeschrieben. Sie ist die wichtige Bezugsgröße bei der Bestimmung der Feuchteempfindlichkeit (MSL = Moisture Sensitivity Level), womit ausgesagt wird, wie lange die Bauelemente nach Öffnen einer gegebenenfalls vorhandenen Trockenverpackung vor einem Lötvorgang und ohne neuerlichen Trockenbackens an der Atmosphäre unter Normalbedingungen von 30°C und spezifizierter relativer Luftfeuchtigkeit (RH) gelagert werden dürfen.

Klassifizierung der Feuchtempfindlichkeit von Bauteilen nach J-STD-020

Die Richtlinien in Tabelle 1 stammen aus dem J-STD-020C und sind auch für die Lagerung und Weiterverarbeitung von teilbestückten Leiterplatten bzw. für Reparatur oder Ablöten defekter Bauelemente für die weitere Analyse zutreffend und daher sinngemäß anzuwenden.

Die technische Notwendigkeit für diesen MSL/PPT Standard liegt in der grundsätzlichen Eigenschaft von Bauelementen begründet, die von Vergussmassen umhüllt, geklebt, abgedichtet oder unterfüllt sind, dass sich diese Plastikmaterialien über kurz oder lang wie Schwämme mit Wasser sättigen und dadurch unter anderem die Haftung an den Grenzflächen der beteiligten Materialien geschwächt wird.

Temperaturanstieg beim Löten kann Delaminationen und Risse verursachen

Wenn beim Löten die unterschiedlichen thermischen Ausdehnungskoeffizienten dieser Materialien zum Tragen kommen, können dadurch Delaminationen von Grenzflächen und Risse im Gehäuse auftreten, die einerseits zum Sofortausfall der Bauteile z.B. durch Bond-Abheber oder Bonddrahtscherungen führen, andererseits aber viel unangenehmere Folgen nach sich ziehen können, so dass es durch den Verlust an Gehäuseintegrität auch zu latenten Ausfällen kommen kann.

Verminderte Wärmeabfuhr durch den geringeren Flächenkontakt von Chip zum Gehäusekörper oder aber das beschleunigte Eindringen von Feuchte und chemisch aktiver Verunreinigungen sind beispielhaft als mögliche Mechanismen zu nennen und leiten hiermit dann spätere Systemausfälle wegen Überhitzung oder Leckströme oder Korrosion ein.

Die Schwierigkeit beim Verarbeiten von Bauteilen liegt im nahezu widersprüchlichen Bestreben, dass eine Lötung möglichst heiß und schnell erfolgen soll, dabei aber die Zuverlässigkeit des verarbeiteten Gutes nicht vergessen werden darf, wozu die Komponenten beim Löten möglichst kühl bleiben müssen und nur schonend, d.h. langsam erhitzt werden dürfen. Diese grundsätzliche Problematik tritt wieder verstärkt in den Vordergrund, wo die zur Ausbildung guter Lötstellen notwendige, d.h. minimalen Lötstellentemperaturen von Pb-freien SnAgCu Loten (liquidus 221 bis 227°C) mit 225 bis 235°C wesentlich höher liegen als die der vorher üblichen und naheutektischen SnPb Lote (liquidus 183 bis 210°C) mit einst 205 bis 220°C.

Zudem sind auf einer Baugruppe Gehäuse unterschiedlicher Bauformen, Materialien und Dimensionen angeordnet, d.h. verschiedene Wärmekapazitäten und Wärmeanbindungen, was dort insgesamt zu ungleichen Energieverteilungen und damit auch zu verschiedenen Temperaturen führt.

Prozesfenster im Bleifrei-Prozess ist enger als bei bleifreien Loten

Dieses Delta-T auf den Leiterplatten und zugehörige Prozess- oder Ofentoleranzen resultieren in Gehäusetemperaturen von 225 bis 245°C bei der konventionellen Verarbeitung mit bleihaltigen Loten und zu 245 bis 260°C beim Pb-freien Löten, wo das Prozessfenster auch noch enger ist. Die für die Leiterplattenfertigung relevanten Temperaturen müssen für zuverlässige Resultate detailliert bestimmt und befolgt werden (Bild 1).

„Kleine Bauteile werden heißer als große!“, kann als grobe Richtlinie vermerkt werden. Bei genauerem Hinsehen wird aber noch zu unterscheiden sein, ob das jeweilige Bauteil mehr Metall als Plastik enthält. Man denke hier nur an QFPs mit mehr oder weniger großen Trägerstreifen und gegebenenfalls eingebetteten Kühlkörpern oder auch an mehrlagige Substrate von zudem thermisch aufgebesserten BGAs, die aber rein äußerlich jeweils gleiche Abmessungen vorspielen, wobei die Anschlüsse unberücksichtigt bleiben.

Maximale Gehäusetemperatur gemäß J-STD-020C gilt als Richtschnur

Tabelle 2 zeigt die veränderte thermische Belastung der Bauteilkörper beim herkömmlichen SnPb-Löten gegenüber der kommenden Pb-freien Verarbeitung. Diese dem oben genannten J-STD-020C entliehene Zuordnung von maximalen Gehäusetemperaturen an den durch Volumen und Dicke grob beschriebenen Bauteilen gilt als Richtschnur und ist im Zweifelsfall immer durch Messungen an der Bauteiloberseite auf der Leiterplatte während des Lötens zu verifizieren.

Zur Charakterisierung der Feuchteempfindlichkeit verwendet Freescale das in Bild 2 prinzipiell dargestellte Profil der während des Reflow-Lötvorgangs an der Gehäuseoberseite gemessenen Temperatur. Dieses Temperaturprofil basiert auf dem JEDEC/IPC J-STD-020 sowie der Auswertung und Einarbeitung von Kundenspezifikationen und deren realen Anwendungsprofilen aus Fertigungen.

Dr. Friedrich-Wilhelm Wulfert hat in seiner Publikation „Chancen und Risiken mit Pb-freien Halbleiterbauelementen“ beschrieben. Die ausführliche Dokumentation steht über den unten stehenden Link als PDF zur Verfügung.

*Dr. Friedrich-Wilhelm Wulfert, EMEA Quality Technologies & Standards bei Freescale Halbleiter Deutschlangd GmbH in München.

(ID:232420)