Bandbreite sparen am Sensor Röntgensensor mit integriertem Matrix-Prozessor senkt Datenraten

Anbieter zum Thema

MicroConsult Academy GmbH

ISH Ingenieursozietät GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Riesige Datenmengen sind beim Systemdesign oft der Flaschenhals. Forscher haben nun einen Matrix-Mathematik-Prozessor direkt in die Architektur eines Röntgendetektors integriert. Das reduziert das zu übertragende Datenvolumen in Echtzeit und entlastet die nachgelagerten Schnittstellen erheblich.

Bildgebende Verfahren wie Röntgenanalysen in der Medizintechnik, der zerstörungsfreien Materialprüfung oder in großen Forschungseinrichtungen haben ein massives Architektur-Problem: den Daten-Flaschenhals. Moderne Sensoren liefern eine große Menge an Rohdaten, die über aufwendige und teure Verkabelungen an Host-Rechner übertragen werden müssen. Das kostet Energie und erfordert enorme Bandbreiten. Auch das Systemdesign wird komplexer.

Forscher am US-amerikanischen Argonne National Laboratory haben einen Ansatz entwickelt, der das Problem direkt am Sensor anpackt. Der neu entwickelte X-Ray-Detektor-Chip integriert die Datenkompression direkt auf dem Silizium und reduziert die anfallende Datenmenge in Echtzeit um das 100- bis 200-Fache.

Integrierter Matrix-Prozessor bis 1 Mio. FPS

Kern des neuen Designs ist ein schneller Matrix-Mathematik-Prozessor, der direkt in die Architektur des Röntgendetektors integriert wurde. Anstatt jedes einzelne Pixel als Rohwert nach außen zu routen, rechnet der Chip die Bilddaten bereits intern auf ein kompaktes Set an Zahlen herunter, welche die wichtigsten Bildmerkmale repräsentieren.

Die Leistungswerte des Chips sind beachtlich: Die Kompression erfolgt bei kontinuierlichen Streaming-Raten von bis zu einer Million Frames (Bildern) pro Sekunde. Dabei bleibt die Größe der ausgegebenen Datenpakete am Ausgang konstant, was die nachgelagerte Datenverarbeitung und Speicherung massiv vereinfacht und vorhersehbar macht.

Parametrierung nach Edge-KI-Vorbild

Besonders interessant für Elektronik- und Systementwickler ist die Flexibilität des On-Chip-Processings. Die Architektur arbeitet mit einem integrierten Matrix-Beschleuniger, der schnelle MAC-Operationen (Multiply-Accumulate) ausführt. Wissenschaftler können dafür anpassbare Parametermatrizen, die sogenannten Weights (Wichtung), auf den Chip laden. Diese Wichtungen stammen aus vorab trainierten KI-Modellen und dienen im Chip als mathematische Schablonen: Sie weisen relevanten Pixelmustern eine hohe Relevanz zu und multiplizieren irrelevantes Hintergrundrauschen auf null. Das Rohbild wird so direkt im Silizium auf die essenziellen Merkmale heruntergerechnet, was die massive Datenkompression ermöglicht.

Paradigmenwechsel für das Hardware-Design

Bisherige Hardware-Strategien zur Datenreduktion bei Röntgensensoren lieferten weit geringere Effizienz. Methoden wie das In-Pixel-Encoding erreichten lediglich Kompressionsfaktoren von knapp über 1,5, während Edge-basierte Zero-Suppression-Techniken (das Ausblenden von Nullwerten) Faktoren von vier bis acht erzielten. Der Sprung auf einen Faktor von 200 ändert die Vorzeichen beim Systemdesign komplett.

Für Hardware-Architekten bedeutet dieser On-Chip-Ansatz Vorteile bei der Konzeption neuer Geräte: Die reduzierte Übertragungsbandbreite erlaubt den Einsatz von weniger oder günstigeren Datenkabeln, verringert den Platzbedarf für Schnittstellen und senkt das Power-Budget des Gesamtsystems erheblich.

Getestet wurde der Chip bereits erfolgreich mit realen Sensordaten der Advanced Photon Source (APS) Beamline. Im nächsten Schritt arbeitet das Entwicklerteam nun daran, das Design von der Prototypen-Phase in eine großflächige Halbleiterfertigung (Large-scale Fabrication) zu überführen, um die Technologie für kommerzielle und industrielle Anwendungen verfügbar zu machen. (heh)

Leistung für die intelligente Edge

KI auf dem Chip: Wie KI-Cores die Embedded-Entwicklung und die Edge umkrempeln

(ID:50798262)