Single-Thread-Revolution? Intel patentiert „Software Defined Super Cores“ für mehr Single-Core-Leistung

Von Manuel Christa 2 min Lesedauer

Anbieter zum Thema

Ein Patent zeigt, wie Intel mehrere kleine CPU-Kerne zu einem virtuellen „Superkern“ koppeln will, um einzelne Threads zu beschleunigen. Die Lösung teilt Befehlsströme auf, hält die Programmausführung in korrekter Reihenfolge und spart Takt- und Spannungsreserven. Wird dadurch die Single-Core-Performance revolutioniert?

Super Cores: Intel patentiert ein Prinzip, mehrere Kerne zu einem Superkern zu bündeln.(Bild:  KI-generiert)
Super Cores: Intel patentiert ein Prinzip, mehrere Kerne zu einem Superkern zu bündeln.
(Bild: KI-generiert)

Intel zeigt einen vielversprechenden Hebel für mehr Single-Thread-Leistung: Statt die Kerne weiter aufzublasen oder den Takt in die Höhe zu treiben, beschreibt die Schrift EP4579444A1 (veröffentlicht am 2. Juli 2025) ein Verfahren, bei dem zwei oder mehr physische Kerne vorübergehend zu einem „Software Defined Super Core“ (SDC) verschmelzen. Für das Betriebssystem wirkt der Verbund wie ein einzelner logischer Kern. Intern bearbeiten die beteiligten Kerne unterschiedliche Abschnitte desselben Threads und übergeben Ergebnisse so, dass die ursprüngliche Reihenfolge gewahrt bleibt.

Der Ansatz stützt sich auf enge Kopplung zwischen den Kernen: Jeder SDC-fähige Kern erhält ein kleines Synchronisationsmodul. Daten und Register wechseln über einen reservierten „wormhole address space“. Synchronbefehle sichern das In-Order-Retirement ab. Ziel ist mehr Instruktionen pro Takt bei gleicher Spannung und Frequenz, also Leistungsgewinn ohne höheren Energiebedarf oder größere Dies.

So funktioniert SDC: Synchronmodule, Wormhole-Adressraum, In-Order-Retirement

Damit ein Thread sinnvoll zerfällt, müssen Compiler oder eine Binärinstrumentierung passende Markierungen setzen. Der Scheduler schaltet den Superkern nur zu, wenn ein Workload davon profitiert, und löst ihn wieder auf, sobald die Last abflaut. Die Patentschriften nennen sehr schnelle Inter-Core-NPfade und spezielle Puffer, die Speicherordnung und Datenkonsistenz garantieren. Das Konzept erinnert an frühere Ideen wie „Reverse Hyper-Threading“, allerdings mit dedizierten Hardwarehilfen, die die Koordination auf Zyklus-Ebene übernehmen.

SDC zielt auf klassische Single-Thread-Bottlenecks: Skripte, Sequenzen in Spiele-Engines, eng seriell arbeitende Teile von Datenbank- oder KI-Inferenzpipelines. Statt ein extrem breites, flächenteures Kern-Design vorzuhalten, würde die CPU temporär Bandbreite aus benachbarten, eher schlanken Kernen bündeln. Fachberichte verweisen darauf, dass Intel die Ausführung strikt in Programmreihenfolge hält, sodass bestehende Software keine semantischen Überraschungen erlebt.

Super Cores: Intel patentiert ein Prinzip, mehrere Kerne zu einem Superkern zu bündeln.(Bild:  Google)
Super Cores: Intel patentiert ein Prinzip, mehrere Kerne zu einem Superkern zu bündeln.
(Bild: Google)

Hürden zwischen Idee und Produkt

Soweit die Theorie. Die größte Hürde hin zu einem konkreten Produkt liegt nicht allein in der Mikroarchitektur, sondern in der Werkzeugkette: Compiler müssen geeignete Split-Punkte erzeugen, Betriebssysteme müssen den Modus verwalten und Telemetriedaten auswerten, damit sich die Umschaltung lohnt. Ohne sehr niedrige Latenzen zwischen den Kernen kippt der Vorteil schnell. Deshalb erwarten Beobachter zunächst keine schnelle Umsetzung in Consumer-CPUs. Wahrscheinlicher wären frühe Erprobungen in Servern oder speziellen Beschleunigern, wo kontrollierte Workloads und enges Power-Management die Chancen erhöhen.

Intel selbst macht in den Patentschriften keine Produktankündigung. Der Ansatz könnte vielmehr ein möglicher Baustein zurück zu einer homogeneren Core-Strategie sein: Viele schlankere Kerne, die bei Bedarf zu Superkernen zusammenschalten, statt dauerhaft große Performance-Kerne mitzuschleppen. Ob das am Ende P- und E-Kerne ersetzt oder nur ergänzt, bleibt Spekulation. Belastbar wird es erst, wenn Prototypen und Toolchains stehen.

Aus Architektursicht ist SDC ein Versuch, die IPC (instructions per cycle) zu skalieren, ohne auf Prozesssprünge, Taktreserven oder nochmals breitere Ausführungseinheiten zu setzen. Gelingt die Koordination, lässt sich Single-Thread-Leistung dorthin verschieben, wo sie heute am teuersten ist: in die Breite des Kerns. Misslingt sie, frisst der Overhead den Vorteil auf. Der Ball liegt daher bei Werkzeugen, Scheduler-Politiken und der Frage, wie gut reale Anwendungen die Splits aufnehmen. (mc)

(ID:50537444)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung