High-Low-Übergänge in synchronen Aufwärtswandlern

Power-Tipps von TI, Teil 68 High-Low-Übergänge in synchronen Aufwärtswandlern

02.06.2014Autor / Redakteur: Robert Kollman / Johann Wiesböck

Bei näherer Betrachtung des Aufwärtswandlers stellt man fest, dass der problematische Zustandswechsel hier dann erfolgt, wenn der high-seitige FET ein- und der low-seitige FET abschaltet.

Anbieter zum Thema

ROHM Semiconductor GmbH

Würth Elektronik eiSos GmbH & Co. KG

Bicker Elektronik GmbH

Bild 1: Durch das Hinzufügen des Synchrongleichrichters Q1 verbessert sich der Wirkungsgrad eines Aufwärtswandlers
(Bild: TI)

Der Low-High-Übergang des Schaltknotens läuft beinahe von selbst ab. Verglichen mit dem synchronen Abwärtswandler ist hier somit der entgegengesetzte Zustandswechsel kritisch. In Bild 1 ist die Aufwärtswandler-Schaltung zu sehen, an der die Wellenformen der folgenden Bilder aufgezeichnet wurden. Die am Eingang liegende Spannung von 5 V wird auf eine Ausgangsspannung von 12 V (50 W) angehoben.

In dem Wandler kommt ein IC zum Einsatz, das speziell für synchrone Aufwärtswandler ausgelegt ist. Es sorgt für das richtige Timing, damit die Body-Diode im high-seitigen Schalter für eine möglichst kurze Zeitspanne leitend ist. Zusätzlich enthält es die nötigen Gatetreiber-Schaltungen für schnelle, verlustarme Schaltvorgänge und sorgt außerdem für die Regelung des Ausgangs.

Ein weiterer entscheidender Aspekt der Schaltung ist, das sehr schnelle MOSFETs mit geringem Widerstand verwendet werden, um den Wirkungsgrad des Wandlers zu verbessern. Die nachfolgend untersuchten Wellenformen beziehen sich auf den nicht lückenden Betrieb des Wandlers, in dem der Strom immer in die gleiche Richtung fließt.

Zur Funktionsweise der Schaltung: Zunächst wird Q2 eingeschaltet, damit sich in der Induktivität ein Strom aufbaut. Sobald Q2 abschaltet, ändert die Spannung an der Induktivität ihr Vorzeichen, bis Q1 leitend wird und Energie an den Ausgang überträgt. Im stationären Betriebszustand muss das Spannungs-Zeit-Produkt an der Induktivität ausgewogen sein. Damit wird die einfache Beziehung zwischen dem Tastverhältnis D, V_IN und V_OUT festgelegt:

Bild 2 gibt die Spannungsverläufe in der Schaltung während des Low-High-Übergangs am Schaltknoten wieder. Links hält der low-seitige Gatetreiber den low-seitigen (LS-) FET Q2 im eingeschalteten Zustand. Anschließend wechselt der LS-Gatetreiber in den Low-Zustand und schaltet den FET damit ab. Sobald der FET abschaltet, wird der Schaltknoten von der Induktivität verlustfrei aufgeladen, bis die Body-Diode des high-seitigen (HS-) FET Q1 leitend wird.

Nach ungefähr 40 ns wird der HS-FET eingeschaltet, wodurch dessen Body-Diode kurzgeschlossen wird. Die beträchtlichen Verluste, die während dieses Zustandswechsels auftreten, gehen auf das Konto der high- und low-seitigen Gatetreiber und der leitenden high-seitigen Body-Diode. Interessanterweise erfordern die in diesem Design verwendeten FETs nur relativ wenig Gate-Treiberleistung. Ihre im oberen Bereich liegenden Figures of Merit (Produkt aus Einschaltwiderstand und Gateladung) verbessern ihre Eignung für eine niedrige Gate-Treiberspannung (in diesem Fall 5 Volt).

Die leitende Body-Diode ist in synchronen Aufwärtswandlern nicht so kritisch wie in Abwärtswandlern für niedrige Spannungen. Während die Body-Diode leitet, ist die Gleichrichtungs-Effizienz gleich V_OUT/(V_OUT+ V_Body-Diode). Ein Spannungsabfall von 1 V ist in einem 12-V-Aufwärtswandler völlig anders zu bewerten als in einem 1-V-Abwärtswandler.

Bild 2: Der Low-High-Übergang des Schaltknotens in einem Aufwärtswandler läuft verlustarm ab.
(Bild: TI)

Nicht annähernd so unproblematisch ist der High-Low-Übergang des Schaltknotens, der dem Low-High-Wechsel in einem Abwärtswandler entspricht. Der Regel-FET wird hierbei stark belastet. Wird er eingeschaltet, während an ihm eine Spannung liegt, muss er die Sperrverzögerungsladung der Body-Diode abführen und anschließend die Kapazität des Schaltknotens über die volle Ausgangsspannung treiben. Bild 3 zeigt typische Wellenformen mit eingeschaltetem HS-Schalter. Wenn der HS-Gatetreiber in den Low-Zustand wechselt und die Spannung am Schaltknoten ansteigt, zeigt dies an, dass die Body-Diode leitend ist. Wenn jetzt der LS-Schalter einschaltet, herrscht richtiger Ausnahmezustand.

Das Signal vom LS-Gatetreiber erhöht sich bis zur Schwellenspannung des LS-Schalters, dessen Strom dann zu steigen beginnt. Die Anstiegsgeschwindigkeit des Stroms wird durch den Gesamt-Gatewiderstand in Verbindung mit der Gateladung begrenzt oder durch die Quellinduktivität im Verbund mit der Transkonduktanz des Leistungs-FET. In beiden Fällen steigt der LS-Strom an, bis er die Höhe des Stroms in der Induktivität erreicht. Zu diesem Zeitpunkt wechselt der Strom im HS-FET seine Richtung und beginnt, die Sperrverzögerungsladung der HS-Body-Diode abzuführen.

Bild 3: Mit hohen Verlusten verbunden ist der High-Low-Wechsel des Schaltknotens
(Bild: TI)

Etwa während die Hälfte der Sperrverzögerungszeit ist die Spannung am LS-FET ungefähr gleich der Eingangsspannung. Danach strebt sie gegen 0 Volt, während der Schaltknoten entladen wird. Hierbei handelt es sich um den verlustreichen Zustandswechsel des Aufwärtswandlers. Das Einschalten des LS-FET erfolgt, während an ihm die volle Spannung liegt. Der Strom nimmt zu, bis er den Strom in der Induktivität übersteigt. Dann entlädt er die Sperrverzögerungsladung der Body-Diode, um anschließend den Schaltknoten zu entladen.

Zusammenfassung

Zusammenfassend lässt sich sagen, dass es beim synchronen Aufwärtswandler einen einfachen und einen schwierigen Zustandswechsel gibt – genau wie beim synchronen Abwärtswandler. Der Low-High-Wechsel ist unkritisch, da der Vorzeichenwechsel der Spannung an der Induktivität für eine verlustarme Ansteuerung sorgt. Anders ist es mit dem High-Low-Wechsel: hier wird der low-seitige Schalter eingeschaltet, während an ihm die volle Spannung liegt. Er muss die Sperrverzögerungsladung eines MOSFETs ableiten und anschließend die Kapazität des Schaltknotens treiben. Weitere Einzelheiten zu diesem Design finden Sie in unserem PowerLab-Posting: www.ti.com/tool. Dort können Sie sich auch einige unserer weiteren 1.200 Referenzdesigns ansehen, die wir für Sie gebaut, geprüft und dokumentiert haben.

Im nächsten Power-Tipp geht es um die Vorteile, die sich aus dem Synchronisieren der Schaltfrequenzen mehrerer Netzteile ergeben. Eine Übersicht über sämtliche bereits erschienenen Power Tipps gibt es hier.

In den TI Power Lab Notes finden Sie Anmerkungen eines Designers zu seinen Netzteil-Designs.

Weitere Informationen zu dieser und anderen Power-Lösungen gibt es außerdem auf www.ti.com/power-ca

* Robert Kollman ist Senior Application Manager und Distinguished Member of Technical Staff bei Texas Instruments

(ID:42717698)