Silicon Labs Herausforderungen in der optischen Netzwerktechnik meistern

Mit den branchenweit ersten, hochleistungsfähigen Vierfach-PLL-Takt-ICs will Silicon Labs die Timing-Anforderungen schneller optischer Netzwerke erfüllen. Hohe Integration und niedriger Jitter sind die Schlagworte.

Anbieter zum Thema

SPEA GmbH Systeme f. professionelle Elektronik und Automation

ROHM Semiconductor GmbH

Keysight Technologies Deutschland GmbH

Silicon Laboratories Inc.

Eine hohe Leistungsfähigkeit und Integrationsdichte sollen die Takt-ICs Si5374 und Si5375 auszeichnen, mit denen Silicon Labs eine Lösung für die komplexen Timing-Anforderungen schneller OTN-Anwendungen (Optical Transport Network) anbietet. Die Bausteine basieren auf der hauseigenen DSPLL-Technik und seien laut Silicon Labs die ersten Takt-ICs, auf denen vier voneinander unabhängige Hochleistungs-PLLs integriert sind, so dass die ICs eine doppelt so hohe PLL-Integration bei 40% geringerem Jitter aufweisen als Wettbewerbsprodukte.

OTN ist ein neues Protokoll (ITU G.8251 und G.709), mit dem sich unterschiedliche Dienste auf optischen Netzwerke multiplexen lassen. Es kommt für Edge-Router, WDM-Übertragungseinrichtungen (Wavelength Division Multiplexing), Carrier-Ethernet und Multi-Service-Plattformen in Frage. "OTN-Anwendungen bringen komplexe Timing-Herausforderungen mit sich, weil sie mehrere Takte mit geringem Jitter benötigen, die nicht in ganzzahligen Frequenzverhältnissen zueinander stehen", erklärte Mike Petrowski, General Manager für Timing-Produkte bei Silicon Labs.

Petrowski weiter: "Die Vierfach-DSPLL-Bausteine Si537x erzeugen bis zu acht Ausgangstaktsignale mit niedrigem Jitter. Damit erleichtern sie das Design von 10G-, 40G- und 100G-OTN-Linecards, die jeweils mit einem beliebigen Protokoll und beliebigen Ports ausgestattet sein können."

Kosten und Komplexität von OTN-Linecards senken

Jeder DSPLL-Takt-Multiplizierer kann so konfiguriert werden, dass er aus einem Eingangssignal zwischen 2 kHz und 710 MHz eine beliebige Frequenz zwischen 2 kHz und 808 MHz erzeugt. Diese Flexibilität senke die Kosten und Komplexität von Multiprotokoll-OTN-Linecards, indem der Bedarf an mehrerern Takt-ICs zur Beseitigung von Jitter auf ein Minimum reduziert werde. Die DSPLL-Architektur vereinfacht die Erzeugung schneller PHY-Referenztaktsignale mit einer Jitter-Performance von 0,4 ps. Dadurch seien in OTU3- und OTU4-Anwendungen keine diskreten PLLs auf VCXO-Basis mehr erforderlich.

Die Bausteine des Typs Si537x können auf lückenhafte Takteingänge einrasten, was eine wichtige Anforderung bei der Taktversorgung von OTN-Linecards ist, ohne dass hierfür separate PLLs niedriger Bandbreite im Upstream-Pfad erforderlich sind. Ein weiteres Leistungsmerkmal auf Carrier-Ebene ist das SONET-kompatible Jitter-Peaking von maximal 0,1 dB, sowie die Fähigkeit zum schlupffreien Umschalten, das die Phasen-Transienten des Ausgangstaktes während der Referenz-Umschaltung auf ein Minimum beschränkt. Dies führt wiederum dazu, dass die Phasen-Transienten um den Faktor 25 kleiner sind als bei anderen Lösungen.

Jede DSPLL-Engine verfügt über ein vollständig integriertes Loop-Filter, das vom Anwender programmierbare Bandbreiten unterstützt, die bis zu 4 Hz schmal sein können. Dadurch wird es möglich, zusätzlich zur Abschwächung des Jitters auch sich langsam ändernde Signale beziehungsweise Phasen herauszufiltern – und zwar konfigurierbar für jeden einzelnen Kanal.

Höhere PLL-Integration und niedriger Jitter

„Die Konvergenz aus breitbandigen Daten-, Video- und Sprachdiensten über OTN und die immer stärker anwachsenden Portdichten der optischen Linecards erfordern eine Taktintegration auf höheren Ebenen sowie einen sehr niedrigen Jitter, um so die Entwicklungskosten und die Komplexität des Designs zu minimieren“, erklärte Petrowski.

Der Si5374 verfügt über acht Eingangs- und acht Ausgangs-Taktleitungen, während der Si5375 vier Eingangs- und vier Ausgangs-Taktleitungen für Anwendungen liefert, die eine geringere Anzahl von Taktsignalen benötigen. Mit seiner Vierfach-DSPLL-Konfiguration kann ein einzelnes Si5374-Taktsignal unterschiedliche Frequenzen gleichzeitig erzeugen, was es dem Design wiederum ermöglicht, SONET/SDH, 1/10/100 Ethernet, 1/2/4/8/10G Fibre Channel, 3G/HD-SDI-Video und andere Protokolle gleichzeitig innerhalb des gleichen Bausteins zu unterstützen.

Die Si537x-Takt-ICs stellen einen stufenlosen Upgrade-Pfad für Kunden dar, die im Rahmen einer Migration von den jitter-unterdrückenden Taktbausteinen des Typs Si5319/26 aus dem Hause Silicon Labs auf eine höher integrierte Lösung mit Jitter-Entfernung wechseln möchten. Die Taktbausteine des Typs Si537x ersetzen in 10G/40G/100G-OTN-Linecards mit einer hohen Anzahl von Ports effektiv vier Timing-Bausteine durch einen einzelnen Baustei.

(ID:27306810)