Anbieter zum Thema

HTV Halbleiter-Test & Vertriebs-GmbH

Heitec AG

MES Electronic Connect GmbH & Co. KG

Cadlog Group

Die Aussagekraft der Ergebnisse lässt sich schärfen, wenn neben der Bewertung des MSB alle Einser mit dem sog. Hamming-Gewicht bewertet werden (vgl. Tabelle 1). Dies erfolgt in einer sogenannten CPA-Analyse (Correlation Power Analysis) und bietet sich beim AES besonders nach der S-Box an, da diese eine nichtlineare Funktion darstellt.

Wie zu sehen ist, lässt sich ein DPA-Angriff mit relativ leichten Mitteln umsetzen. Entwickler sollten daher bei der Auswahl ihrer Hardware prüfen, ob Gegenmaßnahmen gegen DPA-Angriffe vorhanden sind. Nicht in allen auf dem Markt verfügbaren Bausteinen sind diese ab Werk vorhanden: FPGA-Hersteller Xilinx bietet etwa aktuell nur in den neusten Bausteinfamilien UltraScale und UltraScale+ standardmäßig integrierte DPA-Gegenmaßnahmen. Anbieter Microsemi hat zum Schutz seiner Low- und Mid-Range-FPGA-Familien eine entsprechende Lizenz von Rambus erworben und implementiert.

Bildergalerie

Bildergalerie mit 7 Bildern

Kritisch für FPGA-Sicherheit: Isolation Design Flow und Partielle Rekonfiguration

Gerade bei Ein-Chip-Systemen ist häufig gefordert, dass in einem Bauteil mehrere Funktionen parallel nebeneinander ablaufen sollen, ohne sich gegenseitig zu stören. Das ist sowohl aus Security-Aspekten als auch aus Sicht der funktionalen Sicherheit relevant. Eine Kommunikation zwischen den isolierten Bereichen darf entweder gar nicht oder nur über spezielle Verbindungen dem sogenannten „Trusted Routing“ erfolgen. Eine lokale Trennung von Funktionen auf dem Chip kann auch gefordert sein, um im Falle eines Angriffs dafür zu garantieren, dass nur ein Teilbereich ausfällt.

Hier ein Beispiel anhand eines Xilinx-Bausteins: Bild 3 zeigt ein von der HTV GmbH realisiertes Floorplanning, bei dem die Fläche eines Zynq 7000 MPSoC-FPGA-Chips in vier isolierte Zonen aufgeteilt wurde. Für die Isolation von einzelnen Bereichen im FPGA bietet die Firma Xilinx den „Isolation Design Flow“ XAPP1256. Durch diesen speziellen Ablauf wird sichergestellt, dass die internen Verbindungen bzw. das Routing spezielle Vorgaben einhält und eine physikalische Grenze zwischen benachbarten Zonen verläuft (vgl. Bild 4). Die Grenze entsteht dadurch, dass sich in diesem Bereich keine konfigurierte Logik oder Switchboxen befinden, die Informationen vom Trusted Routing abhören oder beeinflussen können.

Die HTV GmbH überprüfte in einer Studie, ob es möglich ist, die Konfiguration der isolierten Bereiche im laufenden Betrieb zu ändern. Der FPGA-Hersteller Xilinx stellt für Änderungen der Konfiguration im Betrieb einen partiellen Design Flow in seiner Entwicklungsumgebung Vivado zur Verfügung.

Eine erste Analyse zeigt aber, dass die beide Design Flows per se nicht miteinander kombiniert werden können. Die Vereinigung beider Flows ist für Zynq-7000-Bausteine erst ab Vivado 2018.2 verfügbar; für UltraScale ist dies erst ab 2019 geplant. Über einen Umweg war es aber bereits 2017 möglich, beide Flows zu vereinen. Das Designtool GoAhead (https://bit.ly/2uY2Nzt) erlaubt, das Routing der statischen Konfiguration eines FPGAs nach definierten Vorgaben zu erzeugen, um so ein gewünschtes Bussystem in einem vorgegebenen Bereich im FPGA zu realisieren.

Vorteile der Kombination beider Design Flows

Die Vorteile der Schnittstellendefinitionen in der statischen Konfiguration sind enorm:

• Die Vorteile des „Isolation Design Flows“ und der partiellen Rekonfiguration können vereint werden.

• Geheime Module können separat entwickelt und erst bei Bedarf im Betrieb in die gewünschte isolierte Zone der statische Konfiguration geladen werden.

• Durch eine weitere Manipulation des Bitstroms eines partiellen Moduls ist es zusätzlich möglich, dieses an unterschiedlichen Stellen in der statischen Konfiguration zu laden, solange sich dort die passenden Schnittstellen bzw. das passende Bussystem und die passenden Hardware­ressourcen befinden.

Wenn partielle Module erst bei Bedarf im Betrieb in isolierte Zonen eines FPGAs geladen werden, lässt sich die Sicherheit von FPGAs deutlich verbessern. Wer dies berücksichtigt, und sein Design auch gegen Seitenkanal-Attacken wie DPA sichert, macht sein System erst richtig robust - sowohl hinsichtlich Security als auch funktionaler Sicherheit.

Mehr Security beim Einsatz von Mid-Range-FPGAs

FPGA

Entwicklung von schnellen Applikationen mit SDSoC und Zynq

Security

Sichere Boot-Lösung zur Verhinderung von "Side-Channel"-Angriffen auf FPGAs

* Dipl.-Ing. Thomas Kuhn ist Assistent der Geschäftsleitung der HTV Halbleiter-Test & Vertriebs-GmbH in Bernsheim.

(ID:45397259)