Domain Specific Languages (DSL) FPGA-Design neu denken mit KI und domänenspezifischen Sprachen

Anbieter zum Thema

OKW Odenwälder Kunststoffwerke Gehäusesysteme GmbH

Cadlog Group

Eurocircuits GmbH

Mit fortschreitender Größe und Leistung von FPGAs steigt auch deren Komplexität rapide an. Eine Kombination aus domänenspezifischen Sprachen (DSLs) und künstlicher Intelligenz kann helfen, die Hardwareentwicklung mit den reprogrammierbaren Bausteinen schneller, sicherer und intuitiver zu gestalten. Eine zentrale Rolle kann dabei eine neue Hochsprache spielen: Livt.

Moderne FPGAs sind unglaublich leistungsfähig – aber auch immer schwieriger zu handhaben. Heutige Geräte integrieren Millionen von Logikzellen, heterogenen Komponenten und komplexen Toolchains, die oft „gerade so zusammenarbeiten”. Entwickler verbringen einen Großteil ihrer Zeit damit, Skripte zu verwalten, die Kompatibilität von Debugging-Tools zu überprüfen und fragile Abläufe aufrechtzuerhalten.

Gleichzeitig haben KI-Modelle – trotz ihrer Erfolge im Softwarebereich – immer noch Schwierigkeiten, korrekte und effiziente Hardwarebeschreibungen zu erstellen. Timing, Parallelität und hardwarespezifische Semantik bleiben eine Herausforderung für große Sprachmodelle, die meist auf CPU-orientiertem Code trainiert sind. Letztendlich ist es die Komplexität, die die Möglichkeiten der Entwickler einschränkt.

Domänenspezifische Sprachen: Eine bessere Art zu entwickeln.

Um diese Herausforderungen anzugehen, kann die jahrzehntelangen Entwicklung von Software als Inspiration dienen. Anstatt sich ausschließlich auf Low-Level-Sprachen wie VHDL oder Verilog zu verlassen, kann man sich auch domänenspezifischen Sprachen (DSLs) zuwenden – soll heißen, spezialisierte Programmiersprachen, die für FPGA-Architekturen entwickelt wurden. Wie in Bild 1 dargestellt bieten DSLs eine Abstraktion, mit der sowohl Menschen als auch KI effektiv arbeiten können, indem sie hochrangige Beschreibungen in detaillierten Hardware-Code übersetzen.

Ein Beispiel für eine solche DSL ist HxS von Eccelerators, die auf das Design von Hardware-Software-Schnittstellen zugeschnitten ist und eine nahtlose Kommunikation zwischen Softwarekomponenten und FPGA-Logik ermöglicht. Auf dieser Grundlage setzt zusätzlich Livt auf, um auf das allgemeinere Hardware-Design abzuzielen.

DSLs konzentrieren sich auf die Kernkonzepte eines bestimmten Problemfeldes. Sie bieten:

• Höhere Abstraktion bei vollständiger Beibehaltung der Hardwarekontrolle;

• Klareren, besser wartbaren Code; und

• Kompatibilität durch Kompilierung zu VHDL oder Verilog.

Durch die direktere Darstellung der Hardwareabsicht ermöglichen DSLs Ingenieuren, in architektonischen Begriffen zu denken, anstatt sich mit Signalverdrahtung und Syntaxbesonderheiten zu beschäftigen. Diese Verlagerung hilft sowohl Menschen als auch KI-Tools, komplexe Hardwaresysteme zu verstehen und zu durchdenken.

Livt – eine moderne Sprache für FPGA- und ASIC-Design

Livt dient als Antwort auf die fortschreitende Komplexität der FPGA-Entwicklung – eine DSL, die Fachwissen, moderne Workflows und KI-gestützte Tools miteinander verbindet. Wie Bild 2 zeigt, abstrahiert Livt Low-Level-Hardware-Details und verlagert das FPGA-Design in den Softwarebereich, wo moderne Entwicklungspraktiken und KI-Unterstützung ihr volles Potenzial entfalten können.

Livt wurde speziell für FPGA- und ASIC-Projekte entwickelt und bietet:

• Integration von Fachwissen: Taktzyklen, Resets, FSMs, CDCs und Timing-Beschränkungen werden sicher und automatisch verarbeitet.

• Fehlervermeidung: Häufige Fehlerquellen in VHDL werden vom Compiler frühzeitig erkannt.

• Entwicklererfahrung: Livt bietet eine vertraute Syntax, Inline-Dokumentation und eine enge IDE-Integration.

• Moderne Workflows: Paketverwaltung, CI/CD-Pipelines und Vorlagen für Anbieter-Tools sind von Haus aus enthalten.

Der Livt-Compiler fungiert als Qualitätskontrolle und bettet Expertenwissen in die Sprache selbst ein. Der generierte HDL-Code bleibt für Menschen lesbar, simulierbar und synthetisierbar – dies gewährleistet eine reibungslose Einführung für bestehende FPGA-Teams.

Livt ist so konzipiert, dass es mit traditionellen HDL-Abläufen koexistieren kann, sodass Entwickler bei Bedarf Livt-Code mit detaillierten VHDL- oder Verilog-Implementierungen kombinieren können. Diese Flexibilität stellt sicher, dass Teams von moderner Abstraktion profitieren können, ohne den Zugriff auf die Low-Level-Steuerung zu verlieren, wo Präzision am wichtigsten ist.

Livt hilft Unternehmen, Test Driven Development (TDD) konsequent und effizient umzusetzen. Der Ansatz fördert eine saubere, wartbare und fehlerresistente Codebasis, indem Tests bereits vor der eigentlichen Implementierung entstehen. So werden Anforderungen klar definiert, Fehler frühzeitig erkannt und Entwicklungszyklen verkürzt. Die Integration von Livt in bestehende Entwicklungsprozesse ermöglicht eine höhere Codequalität, eine nachvollziehbare Dokumentation des Verhaltens sowie eine nachhaltige Steigerung der Stabilität. Durch automatisierte Tests wird nicht nur die Produktivität erhöht, sondern auch die Zuverlässigkeit langfristig gesichert – ein entscheidender Vorteil in modernen, agilen Entwicklungsumgebungen.

Livt befindet sich bei der eccelerators GmbH in der aktiven Entwicklung und wird in Q1/26 für Pilotanwender verfügbar sein und anschließend allgemein freigegeben.

KI trifft auf DSL: Intelligentere Design-Workflows

Die wahre Innovation entsteht, wenn KI und Livt zusammenarbeiten. Anstatt Ingenieure zu ersetzen, unterstützt die KI in Livt sie – sie übernimmt Boilerplate-Code, generiert Tests und bietet eine intelligente Autovervollständigung basierend auf dem Projektkontext. Während die KI Sprachkenntnisse und Wiederverwendbarkeit beiträgt.

Diese Partnerschaft führt zu:

• Weniger manuellen Fehlern

• Schnelleren Designiterationen

• Intelligentere, kontextbezogene Codegenerierung

Das Team bei eccelerators hat kleine, lokale LLMs (unter 1,9 GB) integriert, die direkt in der IDE ausgeführt werden. Entwickler erhalten sofortige KI-Unterstützung, ohne auf eine Cloud-Infrastruktur angewiesen zu sein, wodurch Datenschutz und Geschwindigkeit gewährleistet sind.

Komplexität in Fähigkeiten verwandeln

Dieser Ansatz spiegelt einen größeren Wandel in der Entwicklungsphilosophie wider – die Umwandlung von Komplexität von einem Hindernis in eine Fähigkeit. Durch die Einbettung von Designwissen in Sprachen und Tools können Entwickler auf höheren semantischen Ebenen arbeiten, ähnlich wie beim Übergang von Assembler zu C und später zu C++. Der folgende Vergleich zeigt, wie bestehende Sprachen jeweils nur Teile der FPGA-Designherausforderung angehen, während Livt alle wesentlichen Fähigkeiten in einer einzigen, kohärenten Lösung vereint.

„Um von KI-Unterstützung zu profitieren, müssen wir zunächst ihre Herausforderungen angehen. Das bedeutet, dass wir unseren Tools – und unseren Sprachen – das Fachgebiet beibringen müssen, in dem sie eingesetzt werden,“ sagt Denis Valislik, CTO bei eccelerators. Diese Denkweise verwandle eine KI von einem generischen Assistenten in einen fachgebietspezifischen Co-Piloten, der Entwickler in Bereichen unterstützt, in denen die Bewältigung von Komplexität über den Erfolg entscheidet.

Die Kombination aus KI und DSLs ebnet den Weg für eine neue Generation von Tools zur elektronischen Entwurfsautomatisierung – Tools, die nicht nur die Syntax, sondern auch die Absicht verstehen. Livt demonstriert, dass höhere Sprachen und eingebettete Intelligenz die Reibungsverluste bei der Entwicklung drastisch reduzieren und den Entwurf von FPGAs und ASICs zugänglicher, zuverlässiger und produktiver machen können.

Dieser Ansatz wird weiter verfeinert mit dem Ziel, eine nahtlose Integration von KI-gesteuerter Entwicklung, Simulation und Synthese zu erreichen. Die Zukunft des Hardware-Designs wird nicht durch die Überwindung von Komplexität definiert sein – sondern durch deren Beherrschung.  (sg)

* Denis Vasilik ist CTO der Eccelerators GmbH

(ID:50627973)