CMOS 2.0 Europäisches Universitätskonsortium für fortschrittliche Fertigungstechnologien

Imec hat ein Konsortium mit 26 europäischen Universitätsgruppen ins Leben gerufen, das gemeinsam an der Technologie-Roadmap jenseits der CMOS-Skalierung (CMOS 2.0) arbeiten wird. Diese Initiative wird sich auf die Designautomatisierung und die Forschung im Bereich der Chiparchitektur für die nächste Chipgeneration konzentrieren.

Imec hat ein europäisches Hochschulkonsortium unter dem Motto CMOS 2.0 eingerichtet. Darin arbeiten 26 Universitätsgruppen an Technologien für künftige Chips, die über die klassische Skalierung von Transistoren hinausgehen, um Fertigungstechnologien der Zukunft zu entwickeln. Der Schwerpunkt liegt auf Entwurfsautomatisierung und Chiparchitekturen für kommende Systemgenerationen. Das Konsortium wird von der NanoIC-Pilotlinie profitieren, die akademische Erkenntnisse in industrieorientierte Innovationen umsetzt.

CMOS 2.0 beschreibt einen Ansatz, bei dem Fortschritte nicht mehr allein über kleinere Transistorstrukturen erzielt werden sollen. Im Mittelpunkt stehen 3D-Wafer-Stacking und heterogene Integration. Ziel ist es, Rechensysteme mit höherer Energieeffizienz und Leistungsfähigkeit zu ermöglichen und dabei unterschiedliche Funktionen in mehreren gestapelten Schichten zu kombinieren.

Fachwissen bündeln, Fortschritt gewinnen

„Die Attraktivität des CMOS2.0-Konzepts ist offensichtlich, aber die Hindernisse sind ebenso groß,“ sagt Sahar Sahhaf, Direktorin für akademische Partnerschaftsentwicklung. „Die Nutzung der Vorteile sowohl der Konnektivität als auch der heterogenen Integration, die durch 3D-Wafer-Stacking ermöglicht werden, wird jede Phase des Designs und der Chiparchitektur neu gestalten. Dies erfordert die Bündelung von Fachwissen, enge Zusammenarbeit und Koordination.“

„Dieses universitäre Forschungskonsortium hat sich zum Ziel gesetzt, die CMOS 2.0-Technologie in den gesamten Design-Stack zu integrieren, von der elektronischen Designautomatisierung (EDA) bis hin zur Systemarchitektur,“ ergänzt der technische Direktor Mehdi Tahoori. „Es soll die breitere Forschungs- und Wissenschaftsgemeinschaft zu verschiedenen Aspekten der CMOS 2.0-Revolution anregen. Imec spielt eine einzigartige und entscheidende Rolle, indem es die akademische Forschung mit den Anforderungen der Industrie verbindet und die Roadmap der Technologieskalierung mit CMOS 2.0 erweitert.“

Laut Imec soll das Konsortium auch den Austausch zwischen Hochschulen und Industrie stärken. Vorgesehen sind Fördermittel für 26 Doktorandinnen und Doktoranden, die an ihren jeweiligen Universitäten verbleiben und dort in die bestehenden Forschungsgruppen eingebunden sind. Ergänzend erhalten sie Zugang zur NanoIC-Pilotlinie von Imec in Leuven.

Die Pilotlinie soll den frühen Zugang zu Prozessdesign-Kits für fortgeschrittene Logik-, Speicher- und 3D-Technologien ermöglichen. Damit sollen die Promovierenden bereits in einer frühen Phase ihrer Forschung Erfahrung mit systemnahen Fragestellungen sammeln. Imec sieht darin einen Beitrag zum Technologietransfer zwischen akademischer Forschung und industrieller Entwicklung sowie zum Aufbau von Fachkräften im europäischen Halbleitersektor.

Die folgenden Universitäten und Einrichtungen sind am CMOS-2.0-Konsortium beteiligt:

• National Technical University of Athens

• Delft University of Technology

• École Polytechnique Fédérale de Lausanne (EPFL)

• Eidgenössische Technische Hochschule Zürich

• Karlsruhe Institute of Technology

• Katholieke Universiteit Leuven

• KTH Royal Institute of Technology

• LIRMM, University of Montpellier, CNRS

• Politecnico di Torino

• Sabancı University

• Universidad Complutense de Madrid

• Universiteit Gent

• Université libre de Bruxelles

• University of Thessaly

(sg)

(ID:50782841)