FPGA

Entwicklung von schnellen Applikationen mit SDSoC und Zynq

< zurück

Seite: 3/3

Anbieter zum Thema

Der Zynq-Baustein kann bezüglich der Automatisierungs-Pyramide in die Steuerungs- und Prozessleit-Ebene eingeordnet werden. Im Folgenden einige Beispiel-Algorithmen aus der Automatisierungstechnik, die sich besonders zur Implementierung mit SDSoC eignen:

  • Signalverarbeitungs-Algorithmen: FIR-Filter, FFT
  • Bildverarbeitungs-Algorithmen: Sobel-Kantendetektion
  • Regelungstechnische Algorithmen: Zustandsregler mit Beobachter

Basis der Algorithmen ist die Funktion MAC (Multiplication-Accumulation). Im PL-Teil kann die MAC-Funktion massiv parallel ausgeführt werden. Des Weiteren sind interne Block-RAMs zu schnellen Daten-Speicherung und schnelle serielle Schnittstellen für den Austausch mit ADC/DAC implementiert [5]. Eine komplexere Variante der MAC-Funktion ist die Matrix-Multiplikation und Addition. Diese werden z. B. bei Zustandsreglern oder bei der Bildverarbeitung eingesetzt. Der Benchmark einer 32x32 Matrix-Multiplikation und Addition liefert mit der Hardware-Beschleunigung einen Faktor von 9,55 (bzgl. der Addition- und Multiplikation-Funktion).

Bildergalerie

Fazit zum Entwicklungsprozess mit SDSoC

Die Vorteile des Entwicklungsprozesses mit SDSoC liegen in der hohen Abstraktion der C/C++-Modellierung und der automatischen Erzeugung der Hardware-Beschreibung (PL-Teil) ohne FPGA-Kenntnisse. Die Abstraktion ermöglicht einen einfachen Einsatz von vorhandenenAlgorithmen in C/C++, schnelle Benchmarks von Lösungsvarianten, eine schnelle Verifikation und somit die schnelle Realisierung von Prototypen.

Die SDSoC-Entwicklungsumgebung stellt eine von ASSP bekannte C/C++-Programmier-Umgebung dar. Sie dient der System-Architektur-Definition und Plattform-Erzeugung. Hierbei wurde besonders auf die Verbesserung der Produktivität der Applikations-Entwicklung Wert gelegt.

Die Zynq-Familie bietet die Vorteile einen Hard-/Software-Codesigns. Hierbei ist der PS-Teil programmierbar und der PL-Teil rekonfigurierbar. Beide Teile können kundenspezifisch entwickelt und bei Bedarf beim Kunden modifiziert werden.

Zielgruppe des neuartigen Entwicklungsprozesses SDSoC auf Basis der Zynq-Familie sind System-, und Embedded-Software-Entwickler und Mechatroniker ohne schaltungstechnische Kenntnisse.

[1] Gessler, Ralf; Krause, Thomas: „Wireless-Netzwerke für den Nahbereich“, 2. Auflage. Springer Vieweg, 2015, ISBN 978-3-8348-1239-1

[2] Deutsche Messe AG Hannover: „Industrie erobert den Wachstumsmarkt Life Sciences“. URL: http://www.presseportal.de/pm/13314/2951945, 2015

[3] Gessler, Ralf; Mahr, Thomas: „Hardware-Software-Codesign“. Vieweg-Verlag, 2007, ISBN: 978-3-8348-0048-0

[4] Xilinx: “SDSoC Development Environment”. sdsoc-develoment-environment-backgrounder.pdf, 2015

[5] Gessler, Ralf: „Entwurf Eingebetteter Systeme“. Springer Vieweg, 2014, ISBN: 978-3-8348-1317-6

[6] Xilinx: „SDSoC Environment User Guide“. Ug1028-intro-to-sdsoc.pdf, 2015

* Prof. Dr. Ing. Ralf Gessler ist Dozent für Mikroprozessor-, Schaltungs- und Nachrichtentechnik und Eingebettete Systeme an der Hochschule Heilbronn, Campus Künzelsau

* B. Sc. Jochen Krause ist Akademischer Mitarbeiter im Studiengang Elektrotechnik, HS Heilbronn, Campus Künzelsau

* Dirk Schmitz ist Field Application Engineer für Xilinx FPGAs bei Silica Avnet

Artikelfiles und Artikellinks

(ID:44023256)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung