Elektrische Spezifikation bei CompactPCI Serial

Anbieter zum Thema

SPEA GmbH Systeme f. professionelle Elektronik und Automation

ISH Ingenieursozietät GmbH

Würth Elektronik eiSos GmbH & Co. KG

Nicht alle CPU-Baugruppen werden alle neuen Schnittstellen nutzen – auch aus Kostengründen. Eine typische Intel-Atom-Plattform unterstützt möglicherweise nur einmal Ethernet und einmal PCIe. Ob man SATA verwenden kann, hängt von der Implementierung ab. Vier USB-Schnittstellen sind bei Bedarf möglich.

Definierte Reihenfolge der Schnittstellen

Um hier maximale Interoperabilität zwischen CPU-Boards mehrerer Hersteller zu gewährleisten, schreibt CompactPCI PlusIO klar vor, in welcher Reihenfolge die Schnittstellen „aufzufüllen“ sind. Dies gewährleistet, dass beispielsweise nicht der einzige PCIe-Kanal des einen Herstellers mit einer unterschiedlichen Belegung eines anderen Herstellers kollidiert.

Die vorgeschriebene Reihenfolge für Ethernet und USB ist aufsteigend: 1, 2 bzw. 1, 2, 3, 4; für SATA ist sie absteigend: 4, 3, 2, 1; für PCI Express alterniert sie: 1, 3, 2, 4. Mit Ausnahme von SATA werden die Schnittstellen also inkrementierend aufgefüllt – warum nicht bei SATA?

Ein CompactPCI-System, das CompactPCI PlusIO nutzt, kann auf der Hybrid-Backplane mit bis zu vier der neuen seriellen CompactPCI-Serial-Steckplätze bestückt sein. Diese vier Slots sollen auch dann maximal belegbar sein, wenn nicht alle Schnittstellen von einer CPU-Baugruppe unterstützt werden können.

Bei vier Steckplätzen wäre es ungeschickt, wenn alle Schnittstellen auf den ersten Slot geführt sind, auf den letzten Slot aber keine einzige. PCI Express und USB sind gleichlaufend implementiert, um beispielsweise den Einsatz von PCI Express Mini Cards zu ermöglichen. Einen Steckplatz wird man häufig für eine Festplatte oder SSD benötigen. Da hier nur eine Schnittstelle pro Slot erforderlich ist, wird absteigend aufgefüllt.

Implementierung in der Praxis

Ein System basierend auf einem Intel-Atom-SBC könnte so aussehen: Ethernet auf der Backplane dient der Ansteuerung eines weiteren Rechners, im ersten Peripherie-Steckplatz steckt eine über PCI Express angesprochene Video-Input-Karte, im zweiten Steckplatz befindet sich eine USB-basierende RS485-Erweiterung, Slot 3 trägt eine Wi-Fi-Schnittstelle – ebenfalls USB – und in Slot 4 ist eine SATA-Festplatte untergebracht.

Die Implementierungsregeln haben also zwei Vorteile:

• maximale Kompatibilität zwischen den Karten verschiedener Hersteller

• optimale Nutzung der Ressourcen.

Der Standard gestattet es, Pins bei Bedarf auch anderweitig zu belegen. Sollten also nicht die vorgegebenen vier PCI-Express-, vier SATA-, vier USB- und zwei Ethernet-Interfaces benötigt werden, kann man auch andere Signale auf die Backplane führen und bleibt dennoch kompatibel zum Standard. Dabei sind aber zwei Punkte zu beachten:

• Die Implementierungsreihenfolge der Schnittstellen muss eingehalten werden. Man darf also nicht einfach irgendeine PCI-Express-Schnittstelle anderweitig belegen, sondern muss mit Kanal 4 beginnen und arbeitet sich schließlich von hinten nach vorn. Bei SATA ist die Implementierungsreihenfolge umgekehrt – hier beginnt man mit der Neubelegung mit dem ersten Pin.

• Laut Spezifikation angeschlossene Schnittstellen dürfen nicht durch User-I/O-Signale zerstört werden. So lässt der Standard beispielsweise nicht zu, die Pins mit +12 V anstatt einer SATA-Schnittstelle zu belegen, da dies ein angeschlossenes Festplatten-Laufwerk zerstören könnte.

Implementierungsreihenfolge der Schnittstellen einhalten

Ein Beispiel: Unter Verzicht von einem PCI-Express-Interface und einem Ethernet-Interface soll Grafik per LVDS auf die Backplane gelegt werden. Die Implementierungsregeln besagen, dass man in diesem Fall auf Ethernet 2 und PCI Express 4 verzichten muss. Die Ausgangs-Signale der LVDS-Schnittstelle sind differenziell, mit relativ geringem Pegel.

Ein angeschlossenes Ethernet-Gerät kann durch diese Signale nicht zerstört werden. Bei PCI-Express ist es besser, nicht gegen ein angeschlossenes Gerät zu treiben. Also empfiehlt es sich, die PCI-Express-Eingangspins nicht zu nutzen. Eine mögliche Pinbelegung zeigt die Darstellung in Bild 2.

(ID:42294379)